JPH0451135U - - Google Patents
Info
- Publication number
- JPH0451135U JPH0451135U JP1990093046U JP9304690U JPH0451135U JP H0451135 U JPH0451135 U JP H0451135U JP 1990093046 U JP1990093046 U JP 1990093046U JP 9304690 U JP9304690 U JP 9304690U JP H0451135 U JPH0451135 U JP H0451135U
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bumps
- view
- inner lead
- plan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
Landscapes
- Wire Bonding (AREA)
Description
第1図は本考案の一実施例のICチツプの平面
図、第2図は第1図に示すチツプを用いてインナ
ーリードボンデイングを行つたものの平面図、第
3図は従来のICチツプの平面図、第4図は第3
図に示すチツプを用いてインナーリードボンデイ
ングを行つたものの平面図、第5図はインナーリ
ード変形によるチツプエツヂとの接触時の状態を
示す断面図である。 符号の説明、1……ICチツプ、2……電極バ
ンプ、3……フイルム、4……インナーリード、
5……ダミーバンプ、6……ダミーインナーリー
ド、7……フイルムデバイスホール。
図、第2図は第1図に示すチツプを用いてインナ
ーリードボンデイングを行つたものの平面図、第
3図は従来のICチツプの平面図、第4図は第3
図に示すチツプを用いてインナーリードボンデイ
ングを行つたものの平面図、第5図はインナーリ
ード変形によるチツプエツヂとの接触時の状態を
示す断面図である。 符号の説明、1……ICチツプ、2……電極バ
ンプ、3……フイルム、4……インナーリード、
5……ダミーバンプ、6……ダミーインナーリー
ド、7……フイルムデバイスホール。
Claims (1)
- TAB用ICチツプに於いて、電極バンプ間の
空きスペースにダミーバンプを設けてなることを
特徴とするTAB用ICチツプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990093046U JPH0451135U (ja) | 1990-09-03 | 1990-09-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990093046U JPH0451135U (ja) | 1990-09-03 | 1990-09-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451135U true JPH0451135U (ja) | 1992-04-30 |
Family
ID=31829965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990093046U Pending JPH0451135U (ja) | 1990-09-03 | 1990-09-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451135U (ja) |
-
1990
- 1990-09-03 JP JP1990093046U patent/JPH0451135U/ja active Pending