JPH0452513A

JPH0452513A - 高速感熱波形記録装置

Info

Publication number: JPH0452513A
Application number: JP16238190A
Authority: JP
Inventors: Etsuro Nakayama; 悦郎中山
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1990-06-20
Filing date: 1990-06-20
Publication date: 1992-02-20
Anticipated expiration: 2013-03-25
Also published as: JP2730275B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明はサーマルラインヘッドを用いた高速波形記録装
置に関し、更に詳しくは、記録紙送り開始時における記
録波形の再現性の改善に関する。

〈従来の技術〉第４図はサーマルラインヘッドを用いた波形記録装置の
概略構成図である。図において、モータ１はプーリー２
を介してプラテン３を回転させ、感熱記録紙４を送り出
す。サーマルラインヘッド５は感熱記録紙４を挾み感熱
記録紙４の送り方向と直交するようにプラテン３と対向
する位置に配置されている。

このような波形記録装置において、プラテン３には慣性
モーメントが存在し、プラテン３と感熱記録紙４及びサ
ーマルラインヘッド５との間には摩擦力が存在する。

従って、記録紙４の送り速度を瞬時に２００ｍｍ／ｓの
ような高速紙送り状態に立ち上げるためにはモータ１に
大きなトルクか必要になる。

ところで、記録紙送りのモータ１としては、般にステッ
ピングモータが使用される。

ところが、ステッピングモータは自起動領域以上の周波
数で立ち上げることは不可能である。そこで、スローア
ップ制御により徐々に設定紙送り速度まで加速すること
が行われている。

〈発明が解決しようとする課題〉しかし、このような記録紙送りのスローアップ制御を行
いながら一定周波数の信号を記録した場合、記録開始時
は記録紙４の送り速度、すなわちステッピングモータ１
の送り周期がサーマルラインヘッド５の１ライン記録周
期に対して相対的に遅いことから記録結果は第５図に示
すように密になってしまう。

第６図はこのような従来の装置における記録タイミング
の説明図である。図において、（Ａ）に示すサンプリン
グ周期と（Ｂ）に示す記録周期は１対１に対応している
。これに対し、（Ｃ）に示すモータ駆動パルスの周期は
スローアップ制御になっていることから記録開始点近傍
の周期は長くなっている。この結果、モータ駆動パルス
の１−と２−で記録紙４を１ステツプを送る間に記録周
期すとＣの２つのラインが記録されてしまうことになる
。

具体的には、トリガ待ち受けでリアルタイム記録を行う
場合、高速紙送り設定時におけるトリガ近傍での記録波
形の再現性が著しく劣化してしまう。

このような不都合を解決する方法として、測定データを
一旦メモリに読み込み、バッチ処理的に波形を低速で記
録することか行１）れているが、メモリ容量に制限があ
り、長時間の記録は不可能である。

本発明はこのような点に着目してなされたものであり、
その目的は、高速紙送り設定時の立ち上がり時において
も記録波形の再現性が劣化することはなく、測定データ
数が制限されない高速感熱波形記録装置を提供すること
にある。

〈課題を解決するための手段〉上記課題を解決する本発明は、サーマルラインヘッドを用いて高速波形記録を行う装置
において、サンプリングされた測定データを一時格納するメモリと
、データサンプリングに同期してカウントアツプし、前記
メモリへのデータ書き込みアドレスを生成する第１のリ
ングカウンタと、前記サーマルラインヘッドの記録周期に同期してカウン
トアツプし、前記メモリからのデータ読み出しアドレス
を生成する第２のリングカウンタと、前記メモリへのデータ書き込みと前記メモリからのデー
タ読み出しのタイミングを調停する調停手段と、前記メモリに書き込まれるデータをラッチするバッファ
と、前記メモリから読み出されるデータをラッチするバッフ
ァ、とを具備したことを特徴とするものである。

〈作用〉本発明の高速感熱波形記録装置によれば、ブタサンプリ
ング信号に従ってメモリへのデータ書き込みアドレスが
生成され、サーマルラインヘッドの記録周期に同期して
メモリからのデータ読み出しアドレスが生成される。

これにより、記録紙の送り周期とサーマルラインヘッド
の記録周期が１対１で対応することになり、高速紙送り
設定時の立ち上がり時における記録波形の再現性の劣化
を防止できる。

〈実施例〉以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例を示すブロック図である。図
において、例えばＡ／Ｄ変換器６でサンプリングされた
波形データはバッファ７に一時ラッチされる。該バッフ
ァ７にラッチされた波形デ夕はデータバスＤＢを介して
メモリ８のＤ端子に入力される。なお、バッファ７のＧ
端子にはＡ／Ｄ変換器６からサンプリング信号Ｓ１が入
力されている。該メモリ８のＡ端子にはデータセレクタ
９を介してリングカウンタ１０のカウント値またはリン
グカウンタ１１のカウント値が入力されている。メモリ
８から読み出されるデータはデータバスＤＢを介してバ
ッファ１２に一時ラッチされ、サーマルヘッド制御回路
１３に入力される。

サーマルヘッド制御回路１３にはモータ駆動パルスも人
力されている。これら各部の動作タイミングは調停回路
１４により調停される。該調停回路１４にはＡ／Ｄ変換
器６からサンプリング信号Ｓ１が入力されてサーマルヘ
ッド制御回路１３からモータ駆動パルスに同期した記録
同期信号Ｓ２が入力され、さらにシステムクロックＣＬ
Ｋが入力されている。該調停回路１４は、バッファ７の
ＯＥ端子にはリードライト信号Ｓ３を出力し、メモリ８
のＲ／Ｗ端子にはリードライト信号Ｓ３を出力してＣ８
端子にはチップセレクト信号Ｓ４を出力し、データセレ
クタ９のＳＥＬ端子にはリードライト信号Ｓ３を出力し
、リングカウンタ１０のＣＬＫ端子には第１のカウント
アツプ信号Ｓ５を出力し、リングカウンタ１］のＣＬＫ
端子には第２のカウントアツプ信号Ｓ６を出力し、バッ
ファ１２のＧ端子にはインバータ１５を介してリードラ
イト信号Ｓ３を出力する。

第２図は第１図の装置における記録タイミンクの概略説
明図である。図において、（Ｂ）に示す記録周期は（Ａ
）に示すサンプリング周期とは時間的に１対１には対応
せず、（Ｃ）に示すモータ駆動パルスとは１対１に対応
している。

第３図は第１図の各部のタイミング関係を説明するタイ
ミングチャートである。

時刻ｔ。て記録開始トリガが入力されたものとする。サ
イクル１の間に（Ａ）に示すようにデータａがサンプリ
ングされる。該データａは（Ｂ）に示すサイクル１の終
了時のサンプリング信号Ｓ１（例えばＡ／Ｄ変換器のＥ
ＯＣ）で（Ｃ）に示すようにバッファ７にラッチされる
（ｘｌ）。

方、サンプリング信号Ｓ１は調停回路１４にも入力され
ているので、調停回路１４はリングカウンタ１０に（Ｄ
）に示すカウントアツプ信号Ｓ５を出力する（ｘ２）。

これによりリングカウンタ１０はカウント値を（Ｅ）に
示すようにインクリメントする（Ｘ、）。

サイクル２ではデータセレクタ９によりリングカウンタ
１０のカウント値が選択され、（Ｋ）に示すようにメモ
リ８にアドレスとして入力される（Ｘ４）。同時に（Ｌ
）に示すようにチップセレクト信号Ｓ４がアクティブに
なり、メモリ８のアドレス「１」にデータａが書き込ま
れる（ｘ５）。

サイクル２の間に（Ｆ）に示すようにモータの最初の駆
動パルスが発生し、１ステツプの記録紙送りが行われる
（ｘ６）。該駆動パルスに同期した記録同期信号Ｓ２は
サーマルヘッド制御回路１３から調停回路１４に入力さ
れているので、調停回路１４はリングカウンタ１１に（
Ｇ）に示すカウントアツプ信号Ｓ６を出力する（Ｘ７）
。これによりリングカウンタ１１はカウント値を（Ｈ）
に示すようにインクリメントする（Ｘ８）。調停回路１
４はカウントアツプ信号Ｓ６の立ち下がりで（Ｉ）に示
すようにリードライト信号Ｓ３を一時リード側にする（
ｘ９）。この結果データセレクタ９によりリングカウン
タ１１のカウント値が選択されてメモリ８にアドレスと
して入力される（Ｘ＋Ｏ）。同時にチップセレクト信号
Ｓ４がアクティブになることにより（Ｘ１１）、メモリ
８のアドレス「１」からデータａが読み出されて（Ｘ、
）（Ｊ）に示すようにバッファ１２にラッチされる（Ｘ
＋２）。該バッファ１２にラッチされたブタａはサーマ
ルヘッド制御回路１３に加えられて記録動作が実行され
る。

サイクル３以降でも同様の動作を繰り返す。すなわち、
サンプリング信号Ｓ１によりリングカウンタ１０のカウ
ント値をインクリメントしてそのカウント値をメモリ８
のアドレスとしてサンプリングデータを書き込む。そし
て、モータ駆動パルスに同期した記録同期信号Ｓ２でリ
ングカウンタ１１のカウント値をインクリメントしてそ
のカウント値をメモリ８のアドレスとしてメモリ８から
データを読み出して記録を行う。

このように構成することにより、サンプリングデータは
適切なタイミングでメモリ８に書き込まれるとともに適
切なタイミングでメモリ８から読み出されて、第２図の
ようなタイミングで記録されることになる。

なお、調停回路１４は、サンプリング信号Ｓ１とモータ
駆動パルスが同時に発生した場合にメモリ８のリードラ
イトを調停する機能も合わせ持つ。

すなわち、データサンプリング周期は数１００μｓであ
るのに対してメモリ８のアクセスタイムは数１００ｎｓ
であるので数ＭＨｚ程度のシステムクロックに同期して
処理を実行することにより調停が行えることになる。

また、各リングカウンタ１０，１１はフルカウント（例
えばＦＦＦＦｈ）後に０に復帰し、記録終了まで動作を
繰り返す。記録紙送り速度が定常速度に達した後はデー
タのサンプリング間隔とモータ駆動パルス周期は同一に
なるから各リングカウンタ１０，１１のカウント値のズ
レはモータが定速になるまでに生じたズレとなる。記録
時間がどんなに長くなってもこのズレは大きくならない
。

従って、各リングカウンタ１０，１１のビット数をモー
タの立ち上げ動作に必要なカウント数分だけ確保してお
けばリングカウンタ１０のカウント値がリングカウンタ
１１のカウント値を越えることはない。これら各リング
カウンタ１０，１１は記録開始時に図に示さないメイン
シーケンサによりリセットされる。そして、記録終了後
はデータサンプリングを止め、リングカウンタ１０のカ
ウント値とリングカウンタ１１のカウント値が等しくな
るまで記録を行うことによりすべてのデータが記録され
ることになる。

なお、上述実施例ではメモリとして専用のメモリを用い
る例を説明したが、例えばメモリモード記録等に使用す
るアクイジションメモリを転用してもよい。この場合、
調停回路やデータセレクタの機能をメインＣＰＵやＤＭ
Ａコントローラ等で実現することもできる。

〈発明の効果〉以上詳細に説明したように、本発明によれば、記録周期
とモータ駆動パルス周期が一致するので高速記録紙送り
時の記録紙送り開始直後の記録結果の乱れをなくするこ
とができる。

また、ステッピングモータをスローアップ制御により立
ち上げても記録結果の乱れはないことから大きなトルク
を有する自起動周波数の高いモータを使用しなくてもよ
く、装置を小形化できる。

更に、メモリをリングカウンタのカウント値をアドレス
としてアクセスしているので、メモリモードのような記
録長さの制限はなく、感熱記録紙の続く限り連続的なリ
アルタイム記録が行える。

実際にはメモリに一時蓄える時間は遅れるが、モータの
立ち上がり時間は遅くても１秒以内であり、データサン
プリングと記録のズレもこの程度であることから実用上
支障となることはない。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の装置における記録タイミングの概略説明図、第３図は第１図の各部のタイミング関係を説明するタイ
ミングチャート、第４図はサーマルラインヘッドを用いた波形記録装置の
概略構成図、第５図は従来の記録同図、第６図は従来の装置における記録タイミングの説明図で
ある。６・・・Ａ／Ｄ変換器　　７，１２・・・バッファ８・
・・メモリ　　　　　９・・・データセレクタ１０．１
１・・・リングカウンタ１３・・・サーマルヘッド制御回路

Claims

【特許請求の範囲】サーマルラインヘッドを用いて高速波形記録を行う装置
において、サンプリングされた測定データを一時格納するメモリと
、データサンプリングに同期してカウントアップし、前記
メモリへのデータ書き込みアドレスを生成する第１のリ
ングカウンタと、前記サーマルラインヘッドの記録周期に同期してカウン
トアップし、前記メモリからのデータ読み出しアドレス
を生成する第２のリングカウンタと、前記メモリへのデータ書き込みと前記メモリからのデー
タ読み出しのタイミングを調停する調停手段と、前記メモリに書き込まれるデータをラッチするバッファ
と、前記メモリから読み出されるデータをラッチするバッフ
ァ、とを具備したことを特徴とする高速感熱波形記録装置。