JPH0453328A - マルチフレームアライメント回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマルチフレームアライメント回路に係り、特
に回路規模の縮小を図ったマルチフレームアライメント
回路に関するものである。

〔従来の技術〕

従来のマルチフレームアライメント回路の一例を第６図
に示し説明する。

この第６図は、例えば、特開平１−２７６８３９号公報
に示された従来のマルチフレーム同期回路を用いたマル
チフレームアライメント回路を示すブロック図である。

図において、１はデータストリームを一時蓄えておくた
めのランダムアクセスメモリ（以下、ＲＡＭと呼称する
）で、このＲＡＭ１は受信データを少くと龜１マルチフ
レーム分記憶する容量を有している。２は任意の位相で
勤いているＲＡＭＩ用フレ一フレームカウンタＲＡＭＩ
に蓄えられたデータが同期パターンと一致しているか否
かを比較する比較器、４は前方保護と後方保護を行う保
護回路、５は受信位相７レームカウンタ、６は受信位相
マルチフレームカウンタ、１はハンチング時にカウント
アツプを禁止するゲート、８はマルチフレームアライメ
ント用メモリ、９は外部位相アドレス用マルチフレーム
カウンタ、１０は受信位相アドレスと外部位相アドレス
の切替回路である。

つぎに、この第６図に示すマルチフレームアライメント
回路の動作を第７図を参照して説明する。

第７図は第６図の動作説明に供するフレーム構成図であ
る。ここでは２０フレームマルチフレームの場合につい
て説明する。

第６図に示すフレームカウンタ５は１９３段のリングカ
ウンタである。そして、クロックを１９３個カウントす
ると、フレームの基準となるキャリアウド出力を生成す
る。また、マルチフレームカウンタ６は２０段のリング
カウンタであって、フレムカウンタ５から供給されるキ
ャリアウド出力に同期して２０クロツクをカウントする
ことにより、マルチフレームの基準と人るキャリアウド
出力を生成する。すなわち、フレームカウンタ５および
マルチフレームカウンタ６とを合わせて見ると、３８６
０（１９３Ｘ２０）段のカウンタとみなすことができる
。ここでは、マルチフレームカウンタ６の出力を用いて
（１９３Ｘ１９＋１−）３６６８カウント目を検出した
ときに検出パルスａを出力するように構成されている。

そして、同期がはずれたときには、３６６８カウントを
検出したことを示す検出パルスａがゲート１に供給され
て、フレームカウンタ５のカウントアップを阻止する。

したがって、フレームカウンタ５は３６６８カウント目
でカウントを停止したままとなる。

つぎに、ハンチング動作へ入った場合におけるデータス
トリームは、ＲＡＭ１における任意のアドレスへ取込ま
れる。そして、ＲＡＭ１に一度取込まれたデータは図示
しないデータシフト回路によって、第７図に示すＤ１９
→Ｄ１８→・・・・・ＤＯというようにＲＡＭ１の入力
ボートのＬＳＢ側へ１ビツトずつシフトされて取込み直
される。すなわち、同期パターンＦビットが入っている
アドレスでは、同期パターンＦビットが同一アドレス内
でローテーションしている。

つぎに、受信同期パターンを検出する比較器３において
は、ＲＡＭ１かも出力されるデータを常に監視しており
、Ｆビット中に含まれる同期バタンか、所期の配列にな
ったときにこれを検出して同期パターン検出パルスｂを
出力する。そして、この同期パターン検出パルスｂがゲ
ート７に供給されることにより、このゲート１から出力
され続けている３６６８カウントに対する検出パルスａ
の送出を、−時的に禁止させる。このとき、フレムカウ
ンタ５およびマルチフレームカウンタ６がカウントアツ
プを３６６８カウント目からカウントを再開する。ここ
で、フレームカウンタ５およびマルチフレームカウンタ
６は、丁度、第２０フレーム目の先頭ビットからスター
トすることになる。

ここで、ハンチング状態における同期パターン検出パル
スｂも３６６８カウントを示す検出ノ（ルスａも同位置
にある。したがって、ゲート７からはカウントアツプ禁
止パルスが出力されない。

また、同期引き込み後は、保護回路４の出力によってゲ
ート７からはカウントアツプ禁止パルスの出力が阻止さ
れる。

すなわち、正しく同期パターンを検出してからは、常に
、フレームカウンタ５およびマルチフレームカウンタ６
とはカウントアツプしつづける。

そして、マルチフレームカウンタ６のキャリアウド出カ
バマルチフレームの第１ビツト目に同期し、この状態で
動作しつづける。

したがって、マルチフレーム同期がデータストリームに
対してとれたので、マルチフレームカウンタ６と７レー
ムカウンタ５の出力をマルチフレームアライメント用メ
モリ８の書込みアドレスとして入力してやシ、読出しア
ドレスとして内部バス位相に同期したマルチフレームカ
ウンタ９の出力を入力してやシ、入力データにはデータ
ストリムとすれば、出力には内部バスのマルチフレーム
位相に同期したデータストリームが得られる。

ここで、マルチフレーム同期回路と内部マルチフレーム
位相とは、クロック同期がとられているので、１クロツ
クの周期内を分割して、前半周期で書き込み、後半周期
で読み出しということが可能である。このとき、マルチ
フレームアライメント用メモリ８は通常の１ボートメモ
リで実現できる。

〔発明が解決しようとする課題〕

上述した従来のマルチフレームアライメント回路では、
マルチフレーム同期回路用のメモリとマルチフレームア
ライメント用のメモリとを両方用意する必要がアリ、回
路規模が大きくなシやずいという課題があった。

この発明はかかる課題を解決するためになされたもので
、メモリは１つだけで、マルチフレーム同期検出とマル
チフレームアライメントできるマルチフレームアライメ
ント回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明によるマルチフレームアライメント回路は、複
数のフレームからなるマルチフレーム中に、一定間隔お
きに所定のマルチフレーム同期パターンを分散配置した
データを受信し、このデータ中の上記同期パターンから
多点監視方式により受信入力位相情報を検出し、その検
出した情報により、フレームアライメントおよびマルチ
７レームアライメントを行う回路において、受信データ
を少くとも１マルチフレーム分記憶する容量を有するラ
ンダムアクセスメモリと、このランダムアクセスメモリ
から送出される出力中の同期パターンを検出する比較器
と、この比較器の出力によつて駆動されることにより入
力位相同期マルチフレームパルスを生成する入力位相同
期マルチフレームカウンタと、この入力位相同期マルチ
フレームカウンタからの入力位相同期マルチフレームパ
ルスにより入出力間位相差情報を記憶するラッチ回路と
、このラッチ回路で記憶した入出力間位相差情報にした
がって作動する出力データアドレス指定用マルチフレー
ムカウンタと、出力位相同期マルチフレームカウンタと
、上記出力データアドレス指定用マルチフレームカウン
タの出力と上記出力位相同期マルチフレームカウンタの
出力とを切替える切替回路と、７レームアライメントさ
れた上記ランダムアクセスメモリの出力から出力マルチ
フレーム位相にあったデータを選択する選択回路とを備
えてなるものである。

〔作用〕

この発明においては、ＲＡＭに書込みと読出しをしてい
る受信入力位相情報を検出し、与えられた出力位相情報
との位相差にしたがって作動するマルチフレームカウン
タで、ＲＡＭから受信データを読み出すことにより、マ
ルチフレーム同期トマルチフレームアライメントを１つ
のＲＡＭで行えることにより、回路規模を小さくできる
。

〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明する
。

第１図はこの発明によるマルチフレームアライメント回
路の一実施例を示すブロック図である。

この第１図において第３図と同一符号のものは相当部分
を示し、１１はＲＡＭＩから送出される出力中の同期パ
ターンを検出する比較器で、この比較器１１はＲＡＭ１
に格納されたデータが同期パターンと一致したか否かを
比較するように構成されている。１２は外部から与えら
れた位相で作動する出力位相同期マルチフレームカウン
タ、１３は比較器１１の出力によって駆動されることに
より入力位相同期マルチフレームパルスを生成する入力
位相同期マルチフレームカウンタ、１４はこの入力位相
同期マルチフレームカウンタ１３からの入力位相同期マ
ルチフレームパルスにより入出力間位相差情報を記憶す
るラッチ回路、１５はこのラッチ回路１４で記憶した入
出力間位相差情報にしたがって動作する出力データアド
レス指定用マルチフレームカウンタ、１６は出力データ
アドレス指定用マルチフレームカウンタ１５の出力と出
力位相同期マルチフレームカウンタ１２の出力とを切替
える切替回路、１７は７レームカウンタ５とマルチフレ
ームカウンタ１３とにロードをかける条件成立のための
ゲート、１８は前マルチフレームデータと現マルチ７レ
ームデータとの交替用選択回路、１９はフレーム同期が
とれ出力パラレルデータから所望のマルチフレーム位相
にあるデータ、すなわち適切なマルチフレーム位相デー
タを選択する選択回路で、この選択回路１９はフレーム
アライメントされ７’ｃ　ＲＡＭ１の出力から出力マル
チフレーム位相にあったデータを選択するように構成さ
れている。

第２図は第１図に示す実施例におけるメモリアドレスと
マルチフレームカウンタとの対応を示す図、第３図はメ
モリの入出力を示す図で、（ａ）は動作クロックφｌを
示したものであり、伽）は動作クロックφ２、（Ｃ）は
入力データストリーム、（ｄ）はＲＡＭ１０人力アドレ
ス、（ｅ）はリード（ＲＥＡＤ）／ライト（ＷＲＩＴＥ
）、（ｆ）はデータを示したものである。第４図は第１
図におけるマルチフレームカウンタ１５の動作を示す図
で、（ａ）はマルチフレームパルスを示したものであＣ
１（ｂ）はマルチフレームカウンタ１２の出力、（Ｃ）
は受信同期パターン検出パルス、（ｄ）は受信同期パタ
ーン検出の１ビツト遅延、（ｅ）はラッチ回路１４の出
力、（ｆ）はマルチフレームカウンタ１５の出力を示し
たものである。第５図は第１図における比較器１１で検
出すべき受信同期パターンを示す図である。

つぎに第１図に示す実施例の動作を第２図ないし第５図
を参照して説明する。ここでは、２０マルチフレームの
場合について説明する。

まず、第１図において、マルチフレームカウンタ１２．
１５は２０ｘ１９３＝３８６０段のリングカウンタで構
成されておシ、そのうち、マルチフレームカウンタ１２
のビット位相は所望のマルチフレームのビット位相に合
っている。マルチフレームカウンタ１５は任意のビット
位相で動作できる２０Ｘ１９３＝３８６０段のリングカ
ウンタである。

フレームカウンタ５は１９３段のリングカウンタでロー
ドがかかると初期値Ｏとなるカウンタであり、その値が
１９２になるとキャリアウドを生成するリングカウンタ
である。マルチフレームカウンタ１３は２０段のリング
カウンタで構成されており、２０を数えてカウントイネ
ーブルが有意になると、マルチフレームの基準となるキ
ャリアウドを生成する。すなわちフレームカウンタ５と
マルチフレムカウンタ１３とが組み合わされて、１９３
Ｘ２０＝３８６０段のカウンタとなっている。

そして、データストリームの入力と出力とではクロック
は同一であ夛、データストリームのマルチフレーム位相
は２０Ｘ１９３＝３８６０通シ存在する。すなわち、所
望の出力のマルチフレーム位相と入力のマルチフレーム
位相との位相差も３８６０通シ存在する。ＲＡＭ１では
この位相差を吸収するために、１９３ワード×２０ビッ
ト−３８６０ビツトの容量を必要とする。このデータの
メモリの収容の態様を第２図に示す。１ワードが２０ビ
ツトであるのは比較器１１の動作を簡単にするためでお
る。

ＲＡＭ１へのデータストリームの書込みアドレスは、所
望の出力位相で動作しているマルチフレームカウンタ１
２のフレームカウンタ部出力のθ〜１９２を表わすデー
タ線によって行われる。選択回路１８によりブ−タスト
リームの書込みビットは、マルチフレームカウンタ１２
のマルチフレームカウンタ部出力のＯ〜１９を表わすデ
ータ線によって行なわれ、指定されたビットのデータが
新しいデータを交替させる。そして、指定されなかった
残９のデータは、読み出したデータそのままを書き込む
。このようにして、あたかも、３８６０ワード×１ビツ
トメモリのような動作をさせる。この場合、１ボートメ
モリなので、動作周期内で読み出し、書き込みを行わね
ばならない。そこで、第３図に示すように、あたかも３
８６０ワード×１ビツトメモリへの書込みを行っている
かのような動作のために、動作周期の３／４周期を用い
る。

以上の動作のために読み出された２０ビツトのデータは
、また、比較器１１へ出力される。この比較器１１では
、第１／４周期で読み出された２０ビツトのデータを次
の動作周期に読み出された第１／４周期のデータがくる
まで一旦保持しておき、その保持しているデータと、第
５図に示すようなマルチフレーム同期パターンをローテ
ーションした２０通シのデータとを比較する。これを常
に行なっている。そして、比較器１１にはマルチフレム
カウンタ１３からのキャリアウドパルスＡが入力してお
シ、このキャリアウドパルスＡと比較出力パルスとが一
致したときには一致パルスＣをキャリアウドパルスＡが
有意となるタイミングで出力する。また、キャリアウド
パルスＡと比較出力パルスとが不一致のときには、キャ
リアウドパルスＡが有意となるタイミングで不一致パル
スＤを出力する。

ここで、まず、同期が外れて、ハンチング状態に入った
とき比較器１１からの同期パターン検出パルスＢは、ハ
ンチング状態信号Ｅにより開いているゲート１７を通っ
てフレームカウンタ５とマルチフレームカウンタ１３と
に初期的をロードする。そして、クロック毎にカウント
アツプしてゆく。そして、ある同期パターン検出パルス
がロードされてから１マルチフレームの間、同期パター
ン検出パルスＢがとなければマルチフレームカウンタ１
３からキャリアウドパルスＡが出力される。

最後にロードをかけた同期パターン検出パルスＢが本当
の同期パターン検出によるものであれば、キャリアウド
パルスＡと同期パターン検出パルスＢとは、有意になる
タイミングが一致するはずである。これらが一致すれば
、キャリアウドパルスＡが有意になるタイミングで、一
致パルスＣが保護回路４へ出力される。最後にロードを
かけたキャリアウドパルスＡが、擬似同期パターンによ
るものであったとしても、１マルチフレーム経過する間
に、本当の同期パターンによるキャリアウドパルスＡが
生成されて、再度、フレームカウンタ５とマルチフレー
ムカウンタ１３とロードをかけることになるはずである
。

そして、一致パルスＣが保護回路４に入力すると、中の
後方保護カウンタが「０」から「１」へカウントアツプ
し、ハンチング状態信号Ｅが有意でなくなる。そうする
と、ゲート１Ｔは同期バタン検出パルスＢに対してゲー
トを閉じてロードされなくなる。そうすれば、７レーム
カウンタ５とマルチフレームカウンタ１３とはリングカ
ウンタ動作をする。また、これと同時に、前方保護カウ
ンタをリセットする。そうして、後方保護段数だけ、一
致パルスが連続してくれば、同期状態信号Ｆが有意とな
る。勿論、一致パルスと一致パルスとが入力してくる間
に不一致パルスＤが入力してくれば、後方保護カクンタ
はリセットされ、最初のハンチング状態から同期のやシ
直しとなるのはいうまでもない。

また、データのスリップ等により、現在の同期位相が変
化したとき、マルチフレームカウンタ１３からのキャリ
アウドパルスＡが有意になるタイミングと同期パターン
検出パルスＢとは一致しないので、比較器１１からは不
一致パルスＤが出力される。そして、この不一致パルス
Ｄが前方保護段数だけ連続してくれば、同期状態信号Ｆ
は同期外れ状態となる。そうすると、ハンチング状態信
号Ｅは、同期外れ状態と後方保護カウンタ値がＯとのア
ンド条件で有意となるので、ハンチング状態となる。そ
して、以上に述べた手順で同期状態へもどってゆく。

つぎにζマルチフレームアライメント動作について説明
する。

同期状態では、キャリアウドパルスＡが有意になる位相
がデータストリーＩム中のマルチフレーム位相の先頭で
あることから、このキャリアウドパルス人が有意になっ
たときの所望のデータストリーム出力位相を記憶してお
き、所望のデータストリーム出力位相が先頭になったと
き、先程記憶した出力位相の次の位相のアドレスをＲＡ
Ｍ１に与えてデータを読み出してやれば、そのデータの
内に所望のマルチフレームの先頭のデータがある。

第４図に示すように、ラッチ回路１４がキャリアウトパ
ルスＡが有意になったタイミングの次のタイミングで、
所望のマルチフレーム位相で動作している３８６０段の
マルチフレームカウンタ１２の位相をラッチする。Ｇは
外部出力マルチフレームのフレームパルスである。次に
、ラッチしたカウンタ値を所望のマルチフレームパルス
のタイミングでマルチフレームカウンタ１５ヘロードす
る。

そして、切替回路１６では、データス）　Ｉ）−ム周期
の前半３／４周期をマルチフレームカウンタ１２の出力
を選択し、後半１／４周期をマルチフレームカラ／り１
５の出力を選択するように動作する。

このように動作すれば、後半１／４周期にはフレームア
ライメントされたデータが出力することになる。この「
２０」ビットの出力データのうちから「１」ビットを選
択することがマルチフレームアライメント動作である。

そして、この選択は、マルチフレームカウンタの上位「
５」ビットで表わしているｒＯＪから「１９」のコード
が選択回路１９に入力することにより行われる。以上の
ようにして、マルチフレーム同期動作とマルチフレーム
アライメント動作が行われていることがわかる。

なお、上記実施例では、フレームカウンタ５とマルチフ
レームカウンタ１３とゲート１７とで、カウンタリセッ
ト方式によυマルチフレーム同期検出を行ったが、これ
らは、カウンタの１ビットシフト方式で、マルチフレー
ム同期検出を行ってもよい。

〔発明の効果〕 この発明は以上説明したとお、９、ＲＡＭに書込みと読
出しをしている受信入力位相情報を検出し、与えられた
出力位相情報との位相差にしたがって作動するマルチフ
レームカウンタで、ＲＡＭから受Ｍｙ’−夕を読み出す
ことにより、マルチフレーム同期用メモリとマルチ７レ
ームアライメント用メモリを兼用したので、回路規模が
小さくてすみ、装置コストを安くすることができる効果
がある。

【図面の簡単な説明】

第１図はこの発明によるマルチフレームアライメント回
路の一実施例を示すブロック図、第２図は第１図に示す
実施例のメモリアドレスとマルチフレームカウンタとの
対応を示す図、第３図はメモリの入出力を示す図、第４
図は第１図におけるマルチフレームカウンタ１５の動作
を示す図、第５図は第１図における比較器で検出すべき
受信同期パターンを示す図、第６図は従来のマルチフレ
ームアライメント回路の一例を示すブロック図、第７図
は第６図の動作説明に供するフレーム構成図でおる。 ｉ　１１＠拳・ＲＡＭ（７ンダムアクセスメモリ）、１
１−・・・比較器、１２，１３・・・・マルチフレーム
カウンタ、１４・・・・ラッチ回路、１５・・・・マル
チフレームカウンタ、１６・・・・切替回路、１７・・
・・ゲー）、１８．１９・・・番選択回路。

Claims (1)

【特許請求の範囲】
1. 複数のフレームからなるマルチフレーム中に、一定間隔
   おきに所定のマルチフレーム同期パターンを分散配置し
   たデータを受信し、このデータ中の前記同期パターンか
   ら多点監視方式により受信入力位相情報を検出し、その
   検出した情報により、フレームアライメントおよびマル
   チフレームアライメントを行う回路において、受信デー
   タを少くとも１マルチフレーム分記憶する容量を有する
   ランダムアクセスメモリと、このランダムアクセスメモ
   リから送出される出力中の同期パターンを検出する比較
   器と、この比較器の出力によつて駆動されることにより
   入力位相同期マルチフレームパルスを生成する入力位相
   同期マルチフレームカウンタと、この入力位相同期マル
   チフレームカウンタからの入力位相同期マルチフレーム
   パルスにより入出力間位相差情報を記憶するラッチ回路
   と、このラッチ回路で記憶した入出力間位相差情報にし
   たがつて動作する出力データアドレス指定用マルチフレ
   ームカウンタと、出力位相同期マルチフレームカウンタ
   と、前記出力データアドレス指定用マルチフレームカウ
   ンタの出力と前記出力位相同期マルチフレームカウンタ
   の出力とを切替える切替回路と、フレームアライメント
   された前記ランダムアクセスメモリの出力から出力マル
   チフレーム位相にあつたデータを選択する選択回路とを
   備えてなることを特徴とするマルチフレームアライメン
   ト回路。