JPH0449727A - マルチフレームアライメント回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマルチフレームアライメント回路に係り、特
にシングルフレーム系データの遅延時間の削減ヲ図った
マルチフレームアライメント回路に関するものである。

〔従来の技術〕

従来のマルチフレームアライメント回路の一例を第６図
に示し説明する。

この第６図は、例えば、％開平１−２７６８３９号公報
に示された従来のマルチフレーム同期回路を周込たマル
チフレームアライメント回路を示すブロック図である。

図において、１は受信入力データを一時蓄えておくため
のランダムアクセスメモリ（以下、ＲＡＭと呼称する）
で、このＲＡＭ１は受信データを少なくとも１マルチフ
レ一ム分記憶する容量を有している。２は受信入力デー
タ書込み用フレームカウンタで、この７レームカウンタ
２は任意の位相で動いているフレームカウンタである。

３出はＭｌの出力データがマルチフレーム同期パターン
と一致しているか否かを比較する比較器、４は前方保護
と後方保護を行う保護回路、５Ｆｉ受信入力同期フレー
ムカウンタ、６は受信入力同期マルチフレームカウンタ
、Ｔはハンチング時にカウントアツプを禁止するゲート
、８はマルチフレームアライメント用メモリ、９は受信
出力外部同期フレームカウンタ、１０は受信出力外部同
期マルチフレームカウンタ、１１は受信位相アドレスと
外部位相アドレスの切替回路、１２は７レームアライメ
ント用メモリ、１３はシングルフレーム系データとマル
チフレーム系データとを識別する情報を蓄えたシングル
／マルチフレーム系データ情報指示メモＩＪ１４／Ｉｉ
シングルフレーム系テータかマルチフレーム系データか
を選択する選択回路である。

つぎにこの第６図に示すマルチフレームアライメント回
路の動作を第７図を参照して説明する。

第７図は第６図の動作説明に供するフレーム構成図でお
る。ここで／ｒｉ２０フレームカウンタ５は１９３段の
り／グカウンタである。そして、クロックを１９３個カ
ウントすると、フレームの基準となるキャリアウド出力
を生成する。また、マルチフレームカウンタ６は２０段
のす／グカウンタであって、フレームカウンタ５から供
給されるキャリアウド出力に同期して２０クロツクをカ
ウントすること；乞より、マルチフレームの基準となる
キャリアウド出力を生成する。すなわち、２ルムカウン
タ５およびマルチフレームカウンタ６とを合わせて見る
と、３８６０（１９３に２０）段のカウンタとみなすこ
とができる。ここでは、マルチフレームカウンタ６の出
力を用いて（１９３ｘ　１９十１＝）３６６８　　カウ
ント目を検出したときに検出パルスａ全出力するように
構成されている。

そして、同期がはずれ／也ときには、３６６８カウント
を検出したことを示す検出パルスａがゲート７に供給さ
れて、７レームカウンタ５０カウントアツプ全阻止する
。したがって、フレームカウンタ５は３６６８カウント
目でカウントを停止したままとなＳｏ つぎに、ハンチング動作へ入った場合におけるデータス
トリームは、ＲＡＭ１　　における任意のアドレスへ取
込まれる。そして、ＲＡＭ１　に−度取込まれたデータ
＃′ｉ図示しないデータシフト回路によって、第７図に
示すＤ１９→Ｄ１８→・・・Ｄｏ　というようにＲＡＭ
１の入力ボートのり、ＳＢ　＊へ１ビット丁つシフトさ
れて取込み直される。すなわチ、同期パターンＦビット
が入っているアドレスでは、同期パターンＦビットが同
一アドレス内でローテーションしている。

つぎに、受信同期バター／を検出する比較器３において
は、ＲＡＭ１　　から出力されるデータを常に監視して
おり、Ｆビット中に含まれる同期パターンが、所期の配
列になったときにこれを検出して同期パターン検出パル
スｂｌ出力する。そして、この同期パターン検出パルス
ｂがゲートＴに供給されることにより、このゲートＴか
ら出力され続けている３６６８カウントに対する検出パ
ルス畠の送出管、−時的に禁止させる。このとき、フレ
ームカウンタ５およびマルチフレームカウンタ６がカウ
ントアツプを３６６８　カウント目からカウントを再開
する。ここで、フレームカウンタ５およびマルチフレー
ムカウンタ６は、丁度、第２０フレーム目Ｏ先頭ビット
からスタートするととＫなる。

ここで、ハンチング状態におりる同期パターン検出パル
スｂも３６６８カウントを示す検出パルス１も同位置に
ある。したがって、ゲートＴからはカウントアツプ禁止
パルスが出力されない。

また、同期引き込み後は、保護回路４の出力によってゲ
ート１からはカウントアツプ禁止パルスの出力が阻止さ
れる。

すなわち、正しく同期パターン管検出してからは、常に
、７レームカウンタ５およびマルチフレームカウンタ６
とはカウントアツプしつづける。

そして、マルチフレームカウンタ６のキャリアウド出力
は、マルチフレームの第１ビツト目に同期し、この状態
で動作しつづける。

したがって、マルチフレーム同期が受信入力データスト
リームに対してとれたということになる。

ツｆｆＫ、マルチフレームアライメント動作および７レ
一ムアライメント動作についで説明する。

ここで、受信入力データストリームは、受信出力と９信
入力とはビット同期がとられているとし、受信出力と受
信入力とはマルチフレーム内のビット位相のみ異なると
する。すなわち、マルチフレーエア２イメントおよび７
レームアライメントとは、受信データの入出力間のマル
チフレーム内およびフレーム内のビット位相差を補償す
ることである。

そこで、マルチフレームアライメント用メモリ８と７レ
ームアライメント用メモリ１２とを用いてそれを行う。

まず、マルチ７レームアライメントは、データストリー
ムのクロック周期の前半周期を用いて、受信入力データ
を受信入力データストリームの位相ヲ示スフレームカウ
ンタ５とマルチフレームカウンタ６とで示されるマルチ
フレームアライメント用メモリ８のアドレスへ書き込む
。そして、クロック周期の後半周期を用いて、受信出力
データストリームの位相を示すフレームカウンタ９とマ
ルチフレームカウンタ１０とで示されたマルチフレーム
アライメント用メモリ８のアドレスからマルチフレーム
系受信出力データストリームを読み出す。

ま九、フレームアライメントは、データストリムのクロ
ック周期の前半周期を用いて、受信入力データを受信入
力データストリームの位相を示すフレームカウンタ５で
示されるフレームアライメント用メモリ１２のアドレス
へ書き込む。そして、クロック周期の後半周期を用いて
、受信出力データストリームの位相を示すフレームカウ
ンタ９で示されたフレームアライメント用メモリ１２の
アドレスからシングルフレーム系受信出力データストリ
ームを読み出す。

このようにして得られたマルチフレーム系データとシン
グルフレーム系データは、マルチフレーム／シングルフ
レーム指定用メモリであるシングル／マルチフレーム系
データ情報指示メモリ１３の出力にしたがって選択回路
１４で選択されて受信出力となる。なお、第６図におい
て、Ｃは同期状態信号を示し、ｄはマルチフレームパル
スを示す。

〔発明が解決しようとする課題〕

上記のような従来のマルチフレームアライメント回路で
は、シングルフレーム系データの遅！九時間を削減する
念めには、マルチフレームアライメント用メモリの他に
フレームアライメント用メモリが必要で、回路規模が大
きくなるという課題があった。ま念、もしフレームアラ
イメント用メモリを持たなければシングルフレーム系デ
ータもマルチフレーム系データと同じく最大１マルチフ
レ一ム伝送時間だけ遅延してしまうという課題があつ念
。

この発明はかかる課題を解決する之めになされタモので
、シングルフレーム系データの遅延時間を最大１フレー
ム伝送時間以内に抑えることかで裏るとともに、フレー
ムアライメント用メモリを別に持たないために回路規模
が小さくてすむことができるマルチフレームアライメン
ト回路を得ることを目的とする。

［課題を解決するための手段〕 この発明によるマルチフレームアライメント回路ハ、複
数のフレームからなるマルチフレーム中に、一定間隔お
きに所定のマルチフレーム同期パターンを分散配置した
データを受信し、この受信データ中の上記回期パターン
から多点監視方式により受信入力位相情報を検出し、そ
の検出した情報によりングルフレーム系データに対して
はフレームアライメントを行い、マルチフレーム系デー
タに対してはマルチフレームアライメントを行う回路に
おいて、受信データを少なくとも１マルチフレ一ム分記
憶する容ｔを有する第１の２ングムアクセスメモリと、
この第１のうｙダムアクセスメモリから送出される出力
中の同期パターンを検出する比Ｗ器と、この比較器の出
力によって駆動されることにより受信入力位相同期した
マルチフレームパルスを生成する受信入力位相同期マル
チフレームカウンタと、この受信入力位相同期マルチフ
レームカウンタカラのマルチフレームパルスにより入出
力間位相差情報を記憶するラッチ回路と、このラッチ回
路で記憶した入出力間位相差にしたがって作動するｉル
テフレーム系データ用マルチフレームカウンタト、シン
グルフレーム系データ用マルチフレームカウンタと、出
力位相同期マルチフレームカウンタと、上記マルチ７レ
ム系データ用マルチフレームカウンタの出力と上記出力
位相同期マルチフレームカウンタの出力と全切替えて上
記第１のランダムアクセスメモリへ出力する切替回路と
、シングルフレーム系データとマルチフレーム系データ
とｔ−識別する情報を蓄えた第２のランダムアクセスメ
モリと、この第２のランダムアクセスメモリの出力に応
じてシングルフレーム系データ選択信号かマルチフレー
ム系データ選択信号かを選択する第１の選択回路と、こ
■第１の選択回路の出力に応じてシングルフレーム系デ
ータとマルチフレーム系データとを選択する第２の選択
回路を備えてなるものである。

〔作　用〕

この発明にお匹ては、読み出すべきマルチフレーム中に
したがって受信入力データをＲＡＭに書き込みと読み出
し管行い、この読み出しデータから受信入力データのマ
ルチフレームの同期パターンを検出し、この検出した次
の読み出すべきマルチフレームのデータ位相が受信デー
タの先頭なのでフレーム位相とマルチフレーム位相をラ
ッチし、読み出すべきマルチフレームの先頭（アドレス
０）で、上記ラッチしたフレーム位相のアドレスからデ
ータを読み出して上記ラッチしたマルチフレーム位相値
にしたがってＲＡＭ出力を選択すればマルチフレームア
ライメントされたマルチフレーム系データが得られ、読
み出すべきマルチフレーム位相カウンタがリセットされ
るときに、リセットされてインクリメントが受信入力デ
ータのフレームの先頭で行われるマルチフレームカウン
タ値にしたがいＲＡＭ出力を選択すればフレームアライ
メントされたシングルフレーム系データが得られること
により、１つのＲＡＭでマルチ７レーム系データに対し
てマルチ７レーム同期とマルチフレームアライメントと
が行え、シングルフレーム系データに対してフレーム同
期と７レームアライメントが行えることにより、シング
ルフレーム系データに対しては遅延時間が最大１７レ一
ム伝送時間以内に抑えることができ、また、回路規模も
大きくせずに行える。

〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明する
。

第１図はこの発明によるマルチフレームアライメント回
路の一実施例を示すブロック図である。

こ（Ｄｆａ１図において第６図と同一符号のものは相当
部分を示し、１５は前号保１と後方保護とを行い同期状
態とハンチング状態とを示す保１１回路、１６は受信入
力データのフレーム内ビット位相を示すフレームカウン
タ、１１は９信入カデータのマルチフレーム内フレーム
位相を示すマルチフレームカウンタ、１８は７レームカ
ウンタ１ｓとマルチフレームカウンタＩＴとにリセット
をか叶る念めのゲート、１９はＲＡＭ　１から送出され
る出力中の同期パターンを検出する比較器である。そし
て、マルチフレームカウンタ１７はこＯ比較器１９の出
力によって駆動されるととにより受信入力位相同期した
マルチフレームパルス管生成すル受信入力位相同期マル
チフレームカウンタである。

２０はこの受信入力位相同期マルチフレームカウンタ１
Ｔからのマルチフレームパルスにより入出力間位相差情
＠を記憶するラッチ回路、２１はこのラッチ回路２０で
記憶した入出力間位相差にしたがって作動ブるマルチフ
レーム系データ用マルチフレームカウンタ（フレーム・
マルチフレ−ムカウンタ）、２２は外部から与えられた
位相で作動する出力位相同期マルチフレームカウンタ（
フレーム赤マルチフレームカウンタ）、２３ａマルチフ
レーム系テータ用マルチフレームカウンタ２１の出力と
出力位相同期マルチフレームカウンタｎの出力とを切替
えてＲＡＭＩ　へ出力する切替回路、２４Ｕ７レーム・
マルチフレームカウンタ２１にリセットされると同時に
リセットされインクリメント社フレーム輪マルチフレー
ムカウンタ２１のマルチフレーム位相がインクリメント
されると同時にされるシングルフレーム系データ用マル
チフレームカウンタ、２５ａシングル系テータとマルチ
フレーム系データとを識別する情＠を蓄えたＰ、ムＭ２
６はＲＡＭ１の出力データの中から新たにＥＡＭｌ　に
書き込むデータと交替プるデー・りをフレーム・マルチ
フレームカウンタ２２のマルチフレーム位相出力で指定
しそれ以外はそのまｔＲＡＭｌの出力データとする選択
回路、２７はＲＡＭ２５の出力に応じてシングルフレー
ム系データ選択信号かマルチフレーム系データ選択信号
かを選択する選択回路、２ａはこの選択回路２Ｔの出力
に応じてシングルフレーム系データとマルチフレーム系
データとを選択する選択回路である。

第２図は第１図に示す実施例にお妙るメモリアドレスと
マルチフレームカウンタとの対応を示す図、第３図はメ
モリの入出力を示す図で、葎）は動作クロックφｌｙｋ
示したものであり、伽）は動作クロックφｚ　、（ｅ）
は入力データストリーム、（ｄ）はＦ、ムＭ１の入力ア
ドレス、（＠）はリード（ＲＥＡＤ）／ライト（ｗＲｘ
ＴＥ）、０）はデータを示したものである。第４図は第
１図におするマルチフレームカウンタ２１の動作を示す
図で、−）はマルチフレー・ムバルスを示したものであ
シ、伽）はマルチフレームカウンタ２２の出力、（Ｃ）
は９偏量期パターン検出バ羨ス、（ｄ）は受信同期パタ
ーン検出の１ビツト遅延、（ｅ）はラッチ回路２０の出
力、（ｆ）はマルチフレームカウンタ２１の出力を示し
たものである。

ｗｃ５図は第１図における比較器１９で検出すべき受信
同期パターンを示す図である。

つぎに第１図に示す実施例の動作を第２図ないし第５図
を参照して説明する。ここでは、２０マルチフレームの
場合について説明する。

まず、８１図において、７レームーマルチフレームカウ
ンタ２１．２２は２０　Ｘ　１９３　＝　３８６０段の
リングカウンタで構成されておシ、そのうち、フレーム
−マルチフレームカウンタ２２０ビツト位相は所望の出
力マルチフレームのピット位相に合っている。フレーム
拳マルチフレームカウンタ２１は任意のピット位相で動
作できる２０Ｘ１９３＝３８６０段のリングカラ／りで
ある。そして、フレームカウンタ１６は１９３段のリン
グカウンタでリセットがかかると初期値０となるカウン
タで１、値が１９２になるとキャリアウドを生成するリ
ングカウンタである。また、マルチフレームカウンタ１
７は２０段のリングカウンタでリセットがかかると初期
値Ｏとなるよう構成されておシ、２０を数えてカウント
イネーブルが有意になると、マルチフレームの基準とな
るキャリアウドを生成する。すなわち、フレームカウン
タ１６とマルチフレームカウンタ１７とが組み合わされ
て、１９３Ｘ２０＝３８６０段のカウンタとなっている
。

そして、データストリームの入力と出力とではクロック
は同一であ夛、データストリームのマルチ７レーム位相
は２０　Ｘ　１９３　＝　３８６０通り存在する。すな
わち、所望の出力のマルチフレーム位相と入力のマルチ
フレーム位相との位相差も３８６０通り存在する。ＲＡ
ＭＩでは、この位相差を吸収するために１９３ワード×
２０ビット−３８６０ビツトの容量を必要とする。この
データのメモリへの収容の態様を第２図に示す。１ワー
ドが２０ビツトであるのは、比較器１９の動作を簡単に
するためである。そして、ＲＡＭＩ　　へのデータスト
リームの書込みアドレスは、所望の出力位相で動作して
いるフレーム・マルチフレームカウンタ２２の７レ一ム
カウンタ部出力の０＝１９２を表わすデータ線によって
行われる。選択回路２６によりデータストリームの書込
みビットは、フレーム−マルチフレームカウンタ２２の
マルチフレームカウンタ部出力のＯ〜１９を表わすデー
タ線によって行われ、指定されたビットのデータが新し
いデータと交替させる。指定されなかった残シのデータ
は、読み出したデータそのままを書き込む。このように
して、あたかも、３８６０ワードＸ１ビツトメモリのよ
うな動作をさせる。この場合、１ボートメモリなので、
動作周期内で読み出し、書き込みを行わねばならない。

そこで、第３図に示すように、あたかも３８６０ワード
×１ビツトメモリへの書込みを行っているかのよう々動
作のために、動作周期の３７４Ｉ！１期を用いる。以上
の動作のために読み出された２０ビツトのデータは、ま
念、比較器１９へ出力される。この比較器１９では、第
１／４周期で読み出された２０ピツ）のデータを次の動
作周期に読み出された第」／４周期のデータがくるまで
一旦保持しておき、その保持しているデータと第５ｒＩ
ｔｉに示スようなマルチフレーム同期パターンをローテ
ーションした２０通シＯデータとを比較する。これを常
に行なっている。そして、比較器１９にはマルチフレー
ムカウンタ１７からのキャリアウドパルスＡが入力して
おシ、このキャリアウドパルスＡと比較出力パルスとが
一致したときには一致バルスＣｔ、キャリアウトバルス
ムが有意とＡるタイミングで出力する。また、キャリア
ウドパルスＡと比較出力パルスとが不−１に、Ｏときに
は、キャリアウドパルスＡが有意となるタイミングで不
一致パルスＤを出力する。

ここで、まず、同期が外れてハンチング状態に入ったと
き、比較器１９からの同期バター／検出パルスＢは、ハ
ンチング状態信号Ｅにより開いているゲート１８を通っ
て７レームカウンタ１６とマルチフレームカウンタ１７
ｔ−リセットする。そして、クロック毎にカウントアツ
プして行く。そして、ある同期パターン検出パルスがロ
ードされてから１マルチフレームの間、同期パターン検
出パルスＢがこなければ、マルチフレームカウンタ１７
からキャリアウトバルスムが出力される。最後にロード
をかけた同期パターン検出パルスＢが本当の同期パター
ン検出によるものであれば、千ヤリアウトパルスＡと同
期パターン検出パルスＢとは有意になるタイミングが一
致するはずである。

これらが一致すればキャリアウトバルスムが有意になる
タイミングで一致バルスＣが保護回路１５へ出力される
。最後にロードをかけた中ヤリアウトパルスムが擬似同
期パターンによるものであったとしても、１マルチフレ
ームたつ間に本当の同期パターンによるキャリアウトバ
ルスムが生成されて、再度、フレームカウンタ１εとマ
ルチフレームカウンタ１１とロードをかけることになる
はずである。

一致バルスＣが保護回路１５に入力すると、中の後方保
護カウンタが「０」から１１」ヘカウントアツプし、ハ
ンチング状態信号Ｅが有意でなくなる。そうすると、ゲ
ート１８は同期パターン検出パルスＢに対してゲートを
閉じてロードされなくなる。そうすれば、フレームカウ
ンタ１６とマルチフレームカウンタＩＴとはリングカウ
ンタ動作をする。また、これと同時に、前方保護カウン
タをリセットする。そうして、後方保護段数だけ一致バ
ルスＣが連続してくれば、同期状態信号Ｆが有意となる
。勿論、一致パルスと一致パルスとが入力してくる間に
、不一致パルスＤが入力してくれば、後方保護カウンタ
はリセットされ、最初のハンチング状態から同期のやり
直しとなるのはいうまでもない。

また、データのスリップ等により、現在の同期位相が変
化したとき、マルチフレームカウンタ１７からのキャリ
アウドパルス＾が有意になるタイミングと同期パターン
検出パルスＢとは一致しないので、比較器１９からは不
一致パルスＤが出力される。そして、この不一致パルス
Ｄ２Ｍ前方保護段数だけ連続してくれば、同期状態信号
Ｆは岡期外れ状態となる。七うすると、ハンチング状態
信号Ｅは、同期外れ状態と後方保護カウンタ値が０との
アンド条件で有意となるので、ハンチング状態となる。

そして、以上に述べ九手順で同期状態へもどってゆく。

つｒＫ、マルチフレームアライメント動作について説明
する。

同期状態では、キャリアウドパルスＡが有意ニなる位相
がデータストリーム中のマルチフレーム位相の先頭の１
つ前であることから、このキャリアウドパルスＡが有意
になったと舞の所望のデータス）　ＩＪ−ム出力位相を
記憶しておき、所望のデータストリーム出力位相がマル
チフレームの先頭になつ九とき、先糧記憶した出力位相
の次の位相のアドレスをＲＡＭ１　　に与えてデータを
読み出してやれば、そのデータの内に所望のマルチフレ
ームの先頭のデータがある。

第４図に示すように、ラッチ回路２０がキャリアウドパ
ルスＡが有意になったタイミングの次のタイミングで、
所望のマルチフレーム位相で動作している３８６０段の
フレーム・マルチフレームカウンタ２２の位相をラッチ
する。Ｇはマルチフレームパルスである。次に、ラッチ
したカウンタ値ｌ望のマルチ７レームパルスのタイミン
グでフレーム・マルチフレームカウンタ２１ヘロートス
る。そして、切替回路２３では、データストリーム周期
の前半３／４周期でフレーム・マルチフレムカウンタ２
２のフレーム位相出力を選択し、後半１／４周期でフレ
ーム・マルチフレームカウンタ２１のフレーム位相出力
を選択するように動作する。このように動作すれば、後
半１／４１１１期にはフレームアライメントのみされた
互いに相異なるマルチフレーム位相の２０ビツトデータ
が同時に出力することになる。

さて、マルチフレーム系データに対してのマルチフレー
ムアライメントは、データ周期の後半１／４周期で出力
される２０ビツトのデータからフレーム費マルチフレー
ムカウンタ２１のマルチフレーム出力により指定され九
ビットを選択することによりなされる。

また、シングルフレーム系データに対しての７レームア
ライメントは、データ周期の後半１／４周期で出力され
る２０ビツトのうち任意のマルチフレーム位相で７レー
ムーマルチフレームカウンタ２１のマルチフレーム位相
部がインクリメントすると同時にインクリメントするマ
ルチフレームカウンタ出力によって指定されてもフレー
ムアライメントは行われている。

しかし、シングルフレーム系データの遅延時間を最小に
することを考えると、データ周期の前半３、／４　　周
期での書込みを行うマルチフレーム位相と同一のマルチ
フレーム位相を持つデータを選択することが遅延時間の
最小化と々ろ。念だし、マルチフレーム位相の変化は、
データ周期の後半３１、・・′４周期で行われる読み出
し側マルチフレームの変化と同時に行われなければなら
ない。

シ念がって、フレーム拳マルチフレームカウンタ２２が
リセットされると同時にリセットされ、フレーム拳マル
チフレームカウンタ２１のフレーム位相が１９２となつ
九ときに出るキャリアウドによりインクリメントされる
マルチフレームカウンタ２４の出力により指定されたビ
ットを選択することで遅延時間最小の７レームアライメ
ントがなされることになる。

ここで、ＲＡＭ２５に蓄えられたシングルフｌ／　−ム
系データかマルチフレーム系データかを識別す１［が、
フレーム拳マルチフレームカウンタ２２のフレーム位相
部の出力により駆動されて選択することで遅延時間最小
のフレームアライメントがなされることになる。

ここで、ＲＡＭ２５に蓄えられたシングル７レム系デー
タかマルチフレーム系データかを識別する情報が、フレ
ーム・マルチフレームカラ／り２２のフレーム位相部の
出力により駆動されて選択回路２Ｔへ入力されることに
より、シングルフレーム系データのと無には、マルチフ
レームカウンタ２４の出力が選択され、マルチフレーム
系データのときにはフレーム−マルチフレームカウンタ
２１のマルチフレーム位相部の出力が選択される。

このようにして、選択回路２Ｔの出力は、選択回路２８
の選択入力へ供給され、２０ビツトのメモリ出力データ
のうちから、シングルフレーム系データやマルチフレー
ム系データに応じ九ビットが選択されて、フレームアラ
イメントおよびマルチフレームアライメントが行われる
ことになる。

なお、上記実施例では、フレームカラ／り１６とマルチ
フレームカウンタ１７とゲート１ａとで、カウンタリセ
ット１式によりマルチフレーム同期検出を行ったが、こ
れらはカウンタの１ビットシフト方式でマルチフレーム
同期検出を行ってもよい。

また、上記実施例では、２０ビツトのメモリ出力から１
ビツトを選択するのに、まずシングルフレーム系データ
か否かによってどのマルチフレーム位相にあるかを決め
たが、２０ビツトのメモリ出力に対してシングルフレー
ム系データのビット選択と並行して、１ルチフレーム系
データのビット選択を行い、そのあとで、シングル系デ
ータか否かによって、１ビツトに選択されたシングル系
データとマルチフレーム系データとを選択してもよい。

〔発明の効果〕

この発明は以上説明したとおシ、１つのＲＡＭでマルチ
フレーム系データに対してマルチフレーム同期とマルチ
フレームアライメントとが行え、シングル７レーム系デ
ータに対してフレーム同期とフレームアライメントとが
行えることにより、マルチフレーム同期検出用メモリと
マルチフレームアライメント用メモリと７レームアライ
メント用メモリを兼用したので、回路規模も小さくてす
み、ｔｅ、シングルフレーム系データに対しては、遅延
時間の最小化ができる効果がある。

【図面の簡単な説明】

第１図はこの発明によるマルチフレームアライメント回
路の一実施例を示すブロック図、第２図は第１図に示す
実施例のメモリアドレスとマルチフレームカウンタとの
対応を示す図、第３図はメモリの入出力を示す図、第４
図は第１図におりるフレーム・マルチフレームカウンタ
の動作を示す図、第５図は第１図における比較器で検出
すべき受信同期パターンを示す図、第６図は従来のマル
チフレームアライメント回路の一例を示すブロック図、
第７図は第６図の動作読切に供するフレーム構成図であ
る。 １・・・・ＲＡＭ　（ランダムアクセスメモリ）、１６
６ｅ拳ｅフレームカウンタ、ｌ　７　ｅ　＊　ｓ　ａマ
ルチフレームカウンタ、１８−・書・ＲＡＭ（ランダム
アクセスメモリ９．１９・φ・・比較器、２０・・・・
ラッチ回路、２１．２２・働・輪フレーム・マルチフレ
ームカウンタ（マルチフＬ／　−ムカウンタ）、２３・
・・・切替回路、２４・・＋１＠マルチフレームカウン
タ、２５−−−−ＲＡＭ（ランダムアクセスメモリ）、
２７．２８・・・・選択回路。

Claims (1)

【特許請求の範囲】
1. 複数のフレームからなるマルチフレーム中に、一定間隔
   おきに所定のマルチフレーム同期パターンを分散配置し
   たデータを受信し、この受信データ中の前記同期パター
   ンから多点監視方式により受信入力位相情報を検出し、
   その検出した情報によりシングルフレーム系データに対
   してはフレームアライメントを行い、マルチフレーム系
   データに対してはマルチフレームアライメントを行う回
   路において、受信データを少なくとも１マルチフレーム
   分記憶する容量を有する第１のランダムアクセスメモリ
   と、この第１のランダムアクセスメモリから送出される
   出力中の同期パターンを検出する比較器と、この比較器
   の出力によつて駆動されることにより受信入力位相同期
   したマルチフレームパルスを生成する受信入力位相同期
   マルチフレームカウンタと、この受信入力位相同期マル
   チフレームカウンタからのマルチフレームパルスにより
   入出力間位相差情報を記憶するラッチ回路と、このラッ
   チ回路で記憶した入出力間位相差にしたがつて作動する
   マルチフレーム系データ用マルチフレームカウンタと、
   シングルフレーム系データ用マルチフレームカウンタと
   、出力位相同期マルチフレームカウンタと、前記マルチ
   フレーム系データ用マルチフレームカウンタの出力と前
   記出力位相同期マルチフレームカウンタの出力とを切替
   えて前記第１のランダムアクセスメモリへ出力する切替
   回路と、シングルフレーム系データとマルチフレーム系
   データとを識別する情報を蓄えた第２のランダムアクセ
   スメモリと、この第２のランダムアクセスメモリの出力
   に応じてシングルフレーム系データ選択信号かマルチフ
   レーム系データ選択信号かを選択する第１の選択回路と
   、この第１の選択回路の出力に応じてシングルフレーム
   系データとマルチフレーム系データとを選択する第２の
   選択回路を備えてなることを特徴とするマルチフレーム
   アライメント回路。