JPH0454839A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPH0454839A JPH0454839A JP2163222A JP16322290A JPH0454839A JP H0454839 A JPH0454839 A JP H0454839A JP 2163222 A JP2163222 A JP 2163222A JP 16322290 A JP16322290 A JP 16322290A JP H0454839 A JPH0454839 A JP H0454839A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- circuit
- output
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば電力変換装置に用いられるパワーＭ
Ｏ３やサイリスタ等のゲートドライブ用に使用されるも
ので、特に電源回路と電気的絶縁した形で出力する必要
がある直流電源装置に関するものである。
Ｏ３やサイリスタ等のゲートドライブ用に使用されるも
ので、特に電源回路と電気的絶縁した形で出力する必要
がある直流電源装置に関するものである。
〔従来の技術および発明が解決しようとする課題〕第３
図は例えば「日経エレクトロニクス」１９８９．３．６
（Ｎｏ、４６８）Ｐ、１５９に開示されたこの種従来
の直流電源装置を示す回路図である。この場合、交流入
力（１）は整流口Ｎ（２）により整流平滑化され、更に
高速度で動作する制御ＩＣ（３）により駆動されるパワ
ーＭＯ３ＦＥＴＧ４１が高周波の交流電力を発生させる
。この交流電力は絶縁トランス（句で電気的に絶縁され
て整流回路（６）に伝達され更にこの整流回路（６）で
直流電力に変換されゲートドライブ用直流電源として出
力される。この出力回路と制御ＩＣ（３）との間の信号
回路の絶縁はフォトカプラ■により行われる。
図は例えば「日経エレクトロニクス」１９８９．３．６
（Ｎｏ、４６８）Ｐ、１５９に開示されたこの種従来
の直流電源装置を示す回路図である。この場合、交流入
力（１）は整流口Ｎ（２）により整流平滑化され、更に
高速度で動作する制御ＩＣ（３）により駆動されるパワ
ーＭＯ３ＦＥＴＧ４１が高周波の交流電力を発生させる
。この交流電力は絶縁トランス（句で電気的に絶縁され
て整流回路（６）に伝達され更にこの整流回路（６）で
直流電力に変換されゲートドライブ用直流電源として出
力される。この出力回路と制御ＩＣ（３）との間の信号
回路の絶縁はフォトカプラ■により行われる。
ところで、大容量高電圧定格の電力変換装置等にあって
はそのゲートドライブ回路にも極めて高い信頼性が要求
されることになる。この信頼性向上対策として直流電源
装置を複数台設けて並列冗長をとる方式が考えられる。
はそのゲートドライブ回路にも極めて高い信頼性が要求
されることになる。この信頼性向上対策として直流電源
装置を複数台設けて並列冗長をとる方式が考えられる。
従来のものを用いてこの方式を採用しようとすると、第
３図に破線で示すように複数台の直流電源装置をその出
力端で並列接続して構成することになるが、この場合、
高耐圧仕様の絶縁トランス（５１をそれぞれ内蔵した装
置を組合わせることになり、装置全体が大形で高価にな
るという問題点があった。
３図に破線で示すように複数台の直流電源装置をその出
力端で並列接続して構成することになるが、この場合、
高耐圧仕様の絶縁トランス（５１をそれぞれ内蔵した装
置を組合わせることになり、装置全体が大形で高価にな
るという問題点があった。
この発明は以上のような問題点を解消するためになされ
たもので、単一の絶縁トランスを使用し、しかも並列冗
長による信頼性の高い直流電源装置を得ることを目的と
する。
たもので、単一の絶縁トランスを使用し、しかも並列冗
長による信頼性の高い直流電源装置を得ることを目的と
する。
〔課題を解決するための手段および作用〕この発明に係
る直流電源装置は、動作指令を受けて交流電力を出力し
各出力端子が相互に並列に接続された複数の交流電源装
置、交流電力を入力して直流出力に変換し平滑用コンデ
ンサを経て出力する整流回路、上記交流電源装置と整流
回路との間に挿入され両者間の電気的絶縁を行う絶縁ト
ランス、上記交流電源装置の出力端子の電圧を検出する
電圧センサ、および所定の指令制御回路を備えたもので
、上記交流電源装置の１つをサイクリックに選択し所定
の第１の時間間隙を設けて順次上記動作指令を送出して
いくとともに、上記第１の時間間隙経過後所定の第２の
時間間隙が経過しても上記電圧センサの出力が立上らな
いときはその時点で選択した交流電源装置を除く他の交
流電源装置を選択して上記動作指令を送出することによ
り上記整流回路から連続した直流電力を出力する。
る直流電源装置は、動作指令を受けて交流電力を出力し
各出力端子が相互に並列に接続された複数の交流電源装
置、交流電力を入力して直流出力に変換し平滑用コンデ
ンサを経て出力する整流回路、上記交流電源装置と整流
回路との間に挿入され両者間の電気的絶縁を行う絶縁ト
ランス、上記交流電源装置の出力端子の電圧を検出する
電圧センサ、および所定の指令制御回路を備えたもので
、上記交流電源装置の１つをサイクリックに選択し所定
の第１の時間間隙を設けて順次上記動作指令を送出して
いくとともに、上記第１の時間間隙経過後所定の第２の
時間間隙が経過しても上記電圧センサの出力が立上らな
いときはその時点で選択した交流電源装置を除く他の交
流電源装置を選択して上記動作指令を送出することによ
り上記整流回路から連続した直流電力を出力する。
第１図はこの発明の一実施例による直流電源装置を示す
回路図である０図において、（１０１） （＋０２）は
それぞれ交流電源装置で、並列冗長をとるためここでは
２台備えている。その構成要素である（１１）は交流電
源内部回路で、入力端子（１２）からめ信号により連続
制御される。（１３）は内部トランス、（１４）は制御
リレーで、制御入力端°子（１５）に入力される信号Ｇ
１またはＧ２が“１″のときそのコンタクトを閉、“０
”のときそのコンタクトを開とする。 （１６）は出力
端子で、両交流電源装置（１０１）（１０２）の出力端
子（１６）は相互に並列に接続されている。
回路図である０図において、（１０１） （＋０２）は
それぞれ交流電源装置で、並列冗長をとるためここでは
２台備えている。その構成要素である（１１）は交流電
源内部回路で、入力端子（１２）からめ信号により連続
制御される。（１３）は内部トランス、（１４）は制御
リレーで、制御入力端°子（１５）に入力される信号Ｇ
１またはＧ２が“１″のときそのコンタクトを閉、“０
”のときそのコンタクトを開とする。 （１６）は出力
端子で、両交流電源装置（１０１）（１０２）の出力端
子（１６）は相互に並列に接続されている。
（２０）は出力端子（１６）に現われる電圧を検出する
電圧センサで、電圧が存在するときはその出力端子（２
１）からの信号ＶＳＯが“Ｏ”、電圧が存在しないとき
は“１″となる。
電圧センサで、電圧が存在するときはその出力端子（２
１）からの信号ＶＳＯが“Ｏ”、電圧が存在しないとき
は“１″となる。
（３０）は出力端子（１６）にその１次巻線が接続され
た絶縁トランスで、その２次巻線が整流回路（４０）に
接続され、両回路間を電気的に絶縁している。
た絶縁トランスで、その２次巻線が整流回路（４０）に
接続され、両回路間を電気的に絶縁している。
なお、絶縁トランス（３０）の１次巻線の一端は接地さ
れている。
れている。
整流回路（４０）はダイオードブリッジ（４１）と平滑
用コンデンサ（４２）とから構成され、絶縁トランス（
３０）からの交流電力を整流平滑してその出力端子（４
３）からゲートドライブ用の直流電力を出力する。
用コンデンサ（４２）とから構成され、絶縁トランス（
３０）からの交流電力を整流平滑してその出力端子（４
３）からゲートドライブ用の直流電力を出力する。
（５０）は交流電源装置（ｌｏｔ）および（＋０２＞に
動作指令としての信号Ｇ１および信号Ｇ２を送出する指
令制御回路である。その構成要素である（５１）は所定
パルス幅のクロック信号ＣＬＫを発生する発振器、（５
２）は入力信号を非反転で出力するバッファ、（５３）
は入力信号を反転して出力するインバータ、（５４）
（５５）はＮＯＲ回路、（５６） （５７）はＮＡＮＤ
ＡＮＤ回路８）ないしく６２）はＡＮＤ回路、（６３）
（６４）はＬＡＴＣＨ回路、（６５）はＯＲ回路、（
６６） （６７）は故障検知リレー、（６８）は抵抗、
（６９）はコンデンサ、（７０）は排他的ＮＯＲ回路、
（７１）はＮＯＲ回路、（７２）はワンショットマルチ
バイブレータ（ＯＳ Ｍ ）、（７３） （７４）はイ
ンバータである。
動作指令としての信号Ｇ１および信号Ｇ２を送出する指
令制御回路である。その構成要素である（５１）は所定
パルス幅のクロック信号ＣＬＫを発生する発振器、（５
２）は入力信号を非反転で出力するバッファ、（５３）
は入力信号を反転して出力するインバータ、（５４）
（５５）はＮＯＲ回路、（５６） （５７）はＮＡＮＤ
ＡＮＤ回路８）ないしく６２）はＡＮＤ回路、（６３）
（６４）はＬＡＴＣＨ回路、（６５）はＯＲ回路、（
６６） （６７）は故障検知リレー、（６８）は抵抗、
（６９）はコンデンサ、（７０）は排他的ＮＯＲ回路、
（７１）はＮＯＲ回路、（７２）はワンショットマルチ
バイブレータ（ＯＳ Ｍ ）、（７３） （７４）はイ
ンバータである。
次に、動作について第２図のタイムチャートをも参照し
て詳細に説明する。先ず、交流電源装置（１０１）およ
び（１０２）が共に正常に動作している場合について説
明する。このとき、ＬＡＴＣＨ回路（６３）およびＬＡ
ＴＣＨ回路（６４）の出力信号ＥＲ１およびＥＲ２は後
述するように共に“０”でこれに伴いＯＲ回路（６５）
の出力信号は“Ｏ″となっている、この状態で、発振器
（５１）は第２図最上段に示す波形の信号ＣＬＫを出力
する。この信号ＣＬＫを受けたバッファ（５２）および
インバータ（５３）の出力信号に１およびに２、更にこ
れらの信号と信号ＥＲＩおよび信号ＥＲ２を受けたＮＯ
Ｒ回路（５４）およびＮＯＲ回路（５５）の出力信号に
３およびに４は自動的に決まり第２図（左半分の部分）
の通りになる。
て詳細に説明する。先ず、交流電源装置（１０１）およ
び（１０２）が共に正常に動作している場合について説
明する。このとき、ＬＡＴＣＨ回路（６３）およびＬＡ
ＴＣＨ回路（６４）の出力信号ＥＲ１およびＥＲ２は後
述するように共に“０”でこれに伴いＯＲ回路（６５）
の出力信号は“Ｏ″となっている、この状態で、発振器
（５１）は第２図最上段に示す波形の信号ＣＬＫを出力
する。この信号ＣＬＫを受けたバッファ（５２）および
インバータ（５３）の出力信号に１およびに２、更にこ
れらの信号と信号ＥＲＩおよび信号ＥＲ２を受けたＮＯ
Ｒ回路（５４）およびＮＯＲ回路（５５）の出力信号に
３およびに４は自動的に決まり第２図（左半分の部分）
の通りになる。
次にＮＡＮＤ回路（５６）およびＮＡＮＤ回路（５７）
の出力信号Ｑ１およびＱ２について検討する。今、信号
に３が“１”、信号に４が“０”の期間を考えると、Ｎ
ＡＮＤ回Ｎ （５７）については信号に４が“０”であ
るので、信号Ｑ２は“１”となる。そして、ＮＡＮＤ回
路（５６）については信号に３が“１”そして信号Ｑ２
が“１″であるので信号Ｑ１は“０″となる。逆に、信
号に３が“０″、信号に４が“１”の期間では、信号Ｑ
１が“１”信号Ｑ２が“０”となる。
の出力信号Ｑ１およびＱ２について検討する。今、信号
に３が“１”、信号に４が“０”の期間を考えると、Ｎ
ＡＮＤ回Ｎ （５７）については信号に４が“０”であ
るので、信号Ｑ２は“１”となる。そして、ＮＡＮＤ回
路（５６）については信号に３が“１”そして信号Ｑ２
が“１″であるので信号Ｑ１は“０″となる。逆に、信
号に３が“０″、信号に４が“１”の期間では、信号Ｑ
１が“１”信号Ｑ２が“０”となる。
次に排他的ＮＯＲ回路（７０）の出力信号Ｑ３について
説明する。排他的ＮＯＲ回路（７０）の入力端子には信
号ＣＬＫとこの信号ＣＬＫが抵抗（６８）およびコンデ
ンサ（６９）からなるフィルタ回路を経て印加される電
圧ＶＣＲとが入力される。後者の電圧ＶＣＲは第２図に
示す波形となるが、排他的Ｎ。
説明する。排他的ＮＯＲ回路（７０）の入力端子には信
号ＣＬＫとこの信号ＣＬＫが抵抗（６８）およびコンデ
ンサ（６９）からなるフィルタ回路を経て印加される電
圧ＶＣＲとが入力される。後者の電圧ＶＣＲは第２図に
示す波形となるが、排他的Ｎ。
Ｒ回路（７０）の入力端子部が有するスレッシュホール
ド電圧（図中ｖｔｈで示す）のため排他的ＮＯＲ回路（
７０）に入力される信号は、等価的に信号ＣＬＫを微小
時間ＴＩ遅らせた信号ＶＣＲＴとなる。
ド電圧（図中ｖｔｈで示す）のため排他的ＮＯＲ回路（
７０）に入力される信号は、等価的に信号ＣＬＫを微小
時間ＴＩ遅らせた信号ＶＣＲＴとなる。
従って、排他的ＮＯＲ回路（７０）は信号ＣＬＫと信号
ＶＣＲＴとを入力として第２図に示す波形の信号Ｑ３を
出力する。
ＶＣＲＴとを入力として第２図に示す波形の信号Ｑ３を
出力する。
そして、ここではインバータ（７３）および（７４）の
出力は“１”であるので、信号Ｑ１と信号Ｑ３はＡＮＤ
回路（５８）を経て信号Ｇ１となり交流電源装置（１０
１）の制御入力端子（１５）に送出される。また、信号
Ｑ２と信号Ｑ３はＡＮＤ回路（５９）を経て信号Ｇ２と
なり交流電源装置（１０２）の制御入力端子（１５）に
送出される。従って、交流電源装置（１０１）では信号
Ｇｌが“１”の期間のみその制御リレー（１４）のコン
タクトが閉となりその発生交流電力を出力端子（１６）
から出力する。そして、交流電源装置（１０２）では信
号Ｇ２が“１″の期間のみその制御リレー（１４）のコ
ンタクトが閏となりその発生交流電力を出力端子（Ｉ６
）から出力する。この場合、両者の出力交替時には第１
の時間間隙であるＴＩの時間が設けられているので両交
流電源装置が同時に交流電力を出力する不具合が回避さ
れる。そして、交流電源装置（１０１）および（１０２
１からの出力は絶縁トランス（３０）を経て整流回路（
４０）により整流平滑化されゲートドライブ用の直流電
力として出力される。第２図最下段は出力端子（４３）
の直流電圧ＶＰを示し、その波形は時間ＴＩの期間で若
干落ち込んでいるが連結した直流出力が得られる。
出力は“１”であるので、信号Ｑ１と信号Ｑ３はＡＮＤ
回路（５８）を経て信号Ｇ１となり交流電源装置（１０
１）の制御入力端子（１５）に送出される。また、信号
Ｑ２と信号Ｑ３はＡＮＤ回路（５９）を経て信号Ｇ２と
なり交流電源装置（１０２）の制御入力端子（１５）に
送出される。従って、交流電源装置（１０１）では信号
Ｇｌが“１”の期間のみその制御リレー（１４）のコン
タクトが閉となりその発生交流電力を出力端子（１６）
から出力する。そして、交流電源装置（１０２）では信
号Ｇ２が“１″の期間のみその制御リレー（１４）のコ
ンタクトが閏となりその発生交流電力を出力端子（Ｉ６
）から出力する。この場合、両者の出力交替時には第１
の時間間隙であるＴＩの時間が設けられているので両交
流電源装置が同時に交流電力を出力する不具合が回避さ
れる。そして、交流電源装置（１０１）および（１０２
１からの出力は絶縁トランス（３０）を経て整流回路（
４０）により整流平滑化されゲートドライブ用の直流電
力として出力される。第２図最下段は出力端子（４３）
の直流電圧ＶＰを示し、その波形は時間ＴＩの期間で若
干落ち込んでいるが連結した直流出力が得られる。
次に電圧センサ（２０）による電圧検出の動作について
説明する。その出力信号ＶＳＯは、電圧が存在するとき
は“０″、電圧がなくなると“１”となるので、第２図
に示す波形となる。今、時刻Ｔ１で考えると、信号■Ｓ
Ｏは“０”であるからＡＮＤ回路（６２）の出力信号Ｅ
ＲＯは“０”である。
説明する。その出力信号ＶＳＯは、電圧が存在するとき
は“０″、電圧がなくなると“１”となるので、第２図
に示す波形となる。今、時刻Ｔ１で考えると、信号■Ｓ
Ｏは“０”であるからＡＮＤ回路（６２）の出力信号Ｅ
ＲＯは“０”である。
この時、ＮＯＲ回路（７１）および０８Ｍ（７２）を経
て出力される信号ＱＧは“１”であるが、時刻Ｔ２で信
号Ｑ３の極性が反転すると０３Ｍ（７２）が時間間隔Ｔ
Ｉより大きいＴＧの時間幅の“０”レベルパルスを出力
する。従って、信号ＶＳｏは時刻Ｔ２で“°ｌ”に立ち
上がるが信号ＱＧが“０”となるので信号ＥＲＯは０”
を継続する。そして、交流電源装置（１０１）が正常で
時刻Ｔ ｓ （Ｔ ｓ ＝ ７２十ＴＩ）で信号ＶＳｏ
が０”°に変化すると以後信号ＱＧにかかわらず信号Ｅ
ＲＯは“０”に保たれる。従って、信号Ｇ１および信号
Ｇ２にががわらずＡＮＤ回路（６０）およびＡＮＤ回路
（６１）の出力は“０″となり、それらの出力で動作す
るＬＡＴＣＨ回路（６３）およびＬＡＴＣＨ回路（６４
）の出力信号ＥＲＩおよびＥＲ２も“０”を保持するこ
とになる。この結果、故障検知リレー（６６）および（
６７）は共に動作しない。
て出力される信号ＱＧは“１”であるが、時刻Ｔ２で信
号Ｑ３の極性が反転すると０３Ｍ（７２）が時間間隔Ｔ
Ｉより大きいＴＧの時間幅の“０”レベルパルスを出力
する。従って、信号ＶＳｏは時刻Ｔ２で“°ｌ”に立ち
上がるが信号ＱＧが“０”となるので信号ＥＲＯは０”
を継続する。そして、交流電源装置（１０１）が正常で
時刻Ｔ ｓ （Ｔ ｓ ＝ ７２十ＴＩ）で信号ＶＳｏ
が０”°に変化すると以後信号ＱＧにかかわらず信号Ｅ
ＲＯは“０”に保たれる。従って、信号Ｇ１および信号
Ｇ２にががわらずＡＮＤ回路（６０）およびＡＮＤ回路
（６１）の出力は“０″となり、それらの出力で動作す
るＬＡＴＣＨ回路（６３）およびＬＡＴＣＨ回路（６４
）の出力信号ＥＲＩおよびＥＲ２も“０”を保持するこ
とになる。この結果、故障検知リレー（６６）および（
６７）は共に動作しない。
以上は交流電源装置（１０１）および（１０２）が共に
正常な場合の動作であるが、次にそのいずれかに異常が
発生し、ある切替時点から電圧が発生しなくなったと想
定した場合の動作について説明する。
正常な場合の動作であるが、次にそのいずれかに異常が
発生し、ある切替時点から電圧が発生しなくなったと想
定した場合の動作について説明する。
今、第２図の時刻Ｔ４で信号Ｇ１が立上り交流電源装置
（＋０１１の制御リレー（１４）のコンタクトが閉とな
ったが交流電源装置（１０１）が異常でその出力端子（
１６）から電圧が発生しなかったと仮定する。
（＋０１１の制御リレー（１４）のコンタクトが閉とな
ったが交流電源装置（１０１）が異常でその出力端子（
１６）から電圧が発生しなかったと仮定する。
このため、信号ｖＳＯは時刻Ｔ４を過ぎても“１”を継
続する。やがて信号ＱＧが立ち上がる時刻Ｔ５に至ると
ＡＮＤ回路（６２）のＡＮＤ条件が成立して信号ＥＲＯ
が“１”となる、同時にＡＮＤ回路（６０）もそのＡＮ
Ｄ条件が成立しＬＡＴＣＨ回路（６３）を経て信号ＥＲ
Ｉが′″１”となって故障検知リレー（６６）が動作す
るとともに発振器（５１）はその時点の信号ＣＬＫの状
態を保持したままとなる。
続する。やがて信号ＱＧが立ち上がる時刻Ｔ５に至ると
ＡＮＤ回路（６２）のＡＮＤ条件が成立して信号ＥＲＯ
が“１”となる、同時にＡＮＤ回路（６０）もそのＡＮ
Ｄ条件が成立しＬＡＴＣＨ回路（６３）を経て信号ＥＲ
Ｉが′″１”となって故障検知リレー（６６）が動作す
るとともに発振器（５１）はその時点の信号ＣＬＫの状
態を保持したままとなる。
信号ＥＲＩの変化によってインバータ（７３）の出力も
反転して“０”となりＡＮＤ回路（５８）のＡＮＤ条件
が不成立となって信号Ｇ１は“０″となる。
反転して“０”となりＡＮＤ回路（５８）のＡＮＤ条件
が不成立となって信号Ｇ１は“０″となる。
信号ＥＲ１の立ち上がりでＮＯＲ回路（５５）の出力信
号に４が“０″となり、これに連動して信号Ｑ２そして
信号Ｇ２が“１”に立ち上がる。これにより、本来なら
休止中の交流電源装置（１０２）が動作を再開してその
出力を立ち上がらせる。この実施例の場合は以後交流電
源装置（１０２＞を連続的に動作させることになる。な
お、第２図の時刻Ｔ４以降の部分における破線は交流電
源装置（１０１）の異常が発生しなかった場合の波形を
参考までに示すものである。
号に４が“０″となり、これに連動して信号Ｑ２そして
信号Ｇ２が“１”に立ち上がる。これにより、本来なら
休止中の交流電源装置（１０２）が動作を再開してその
出力を立ち上がらせる。この実施例の場合は以後交流電
源装置（１０２＞を連続的に動作させることになる。な
お、第２図の時刻Ｔ４以降の部分における破線は交流電
源装置（１０１）の異常が発生しなかった場合の波形を
参考までに示すものである。
以上のように、交流電源装置（１０１）が異常で電圧を
発生しなかった場合、直ちにこれを検出して正常な交流
電源装置（＋０２）への切替動作が行われるので、整流
回路（４０）への交流電力は通常時の時間ＴＩより長い
時間ＴＧだけ中断するが、第２図最下段の右方部分に示
すように、連続した直流電圧ｖｐが得られる。なお、こ
の実施例の場合、特許請求の範囲でいう第１の時間間隙
は時間ＴＩが相当し、第２の時間間隙は時間（ＴＧ−Ｔ
Ｉ ）が相当する。
発生しなかった場合、直ちにこれを検出して正常な交流
電源装置（＋０２）への切替動作が行われるので、整流
回路（４０）への交流電力は通常時の時間ＴＩより長い
時間ＴＧだけ中断するが、第２図最下段の右方部分に示
すように、連続した直流電圧ｖｐが得られる。なお、こ
の実施例の場合、特許請求の範囲でいう第１の時間間隙
は時間ＴＩが相当し、第２の時間間隙は時間（ＴＧ−Ｔ
Ｉ ）が相当する。
なお、上記実施例は交流電源装置が２台の場合であるが
、同様の考え方により３台以上の交流電源装置を備えた
ものにも拡大して適用することができる。
、同様の考え方により３台以上の交流電源装置を備えた
ものにも拡大して適用することができる。
また、この発明はゲートドライブ用に限らす高い信頼性
が要求される種々の電源回路に適用することができ同等
の効果を奏する。
が要求される種々の電源回路に適用することができ同等
の効果を奏する。
この発明は以上のように構成されているので、装置の大
形化コストアップにつながる絶縁トランスの使用を１台
にとどめるとともに、複数の交流電源装置を用いた並列
冗長による信頼度の高い動作特性が得られる。
形化コストアップにつながる絶縁トランスの使用を１台
にとどめるとともに、複数の交流電源装置を用いた並列
冗長による信頼度の高い動作特性が得られる。
第１図はこの発明の一実施例による直流電源装置を示す
回路図、第２図はその動作を説明するためのタイムチャ
ート、第３図は従来の直流電源装置を示す回路図である
。 図において、（１０１） （１０２）は交流電源装置、
（１６）は出力端子、（２０）は電圧センサ、（３０）
は絶縁トランス、（４０）は整流回路、（４２）は平滑
用コンデンサ、（５０）は指令制御回路、Ｇ１、Ｇ２は
動作指令信号である。 なお、各図中同一符号は同一または相当部分を示す。 ＲＩ Ｒ２ 第２図 −時間
回路図、第２図はその動作を説明するためのタイムチャ
ート、第３図は従来の直流電源装置を示す回路図である
。 図において、（１０１） （１０２）は交流電源装置、
（１６）は出力端子、（２０）は電圧センサ、（３０）
は絶縁トランス、（４０）は整流回路、（４２）は平滑
用コンデンサ、（５０）は指令制御回路、Ｇ１、Ｇ２は
動作指令信号である。 なお、各図中同一符号は同一または相当部分を示す。 ＲＩ Ｒ２ 第２図 −時間
Claims (1)
- 動作指令を受けて交流電力を出力し各出力端子が相互に
並列に接続された複数の交流電源装置、交流電力を入力
して直流出力に変換し平滑用コンデンサを経て出力する
整流回路、上記交流電源装置と整流回路との間に挿入さ
れ両者間の電気的絶縁を行う絶縁トランス、上記交流電
源装置の出力端子の電圧を検出する電圧センサ、および
上記交流電源装置の１つをサイクリックに選択し所定の
第１の時間間隙を設けて順次上記動作指令を送出してい
くとともに、上記第１の時間間隙経過後所定の第２の時
間間隙が経過しても上記電圧センサの出力が立上らない
ときはその時点で選択した交流電源装置を除く他の交流
電源装置を選択して上記動作指令を送出する指令制御回
路を備え、上記整流回路から連続した直流電力を出力す
る直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163222A JP2903654B2 (ja) | 1990-06-20 | 1990-06-20 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163222A JP2903654B2 (ja) | 1990-06-20 | 1990-06-20 | 直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0454839A true JPH0454839A (ja) | 1992-02-21 |
| JP2903654B2 JP2903654B2 (ja) | 1999-06-07 |
Family
ID=15769639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163222A Expired - Fee Related JP2903654B2 (ja) | 1990-06-20 | 1990-06-20 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903654B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310579B2 (en) | 2008-09-10 | 2012-11-13 | Canon Kabushiki Kaisha | Solid-state imaging apparatus with plural reset units each resetting a corresponding one of plural block wirings |
-
1990
- 1990-06-20 JP JP2163222A patent/JP2903654B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310579B2 (en) | 2008-09-10 | 2012-11-13 | Canon Kabushiki Kaisha | Solid-state imaging apparatus with plural reset units each resetting a corresponding one of plural block wirings |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2903654B2 (ja) | 1999-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6337575B2 (ja) | ||
| EP1619782A2 (en) | Power converter with short circuit protection | |
| JPH01318427A (ja) | クロック信号を監視する方法および装置 | |
| JPH07213062A (ja) | Ｐｗｍサイクロコンバータのゲート信号生成方法 | |
| JP2903654B2 (ja) | 直流電源装置 | |
| JPS5829273A (ja) | ダイオ−ドの雑音検出回路 | |
| JPS62148091A (ja) | 抵抗溶接機の制御装置 | |
| JPS6318965A (ja) | エネルギ−変換器 | |
| JPH04127868A (ja) | 高圧ゲート駆動装置 | |
| JP2734208B2 (ja) | 電流形インバータ | |
| JPS6319021A (ja) | 電圧制御装置 | |
| JPS61220221A (ja) | 開閉器の故障検出装置 | |
| JPH09321594A (ja) | 半導体素子駆動回路 | |
| JPH0635639Y2 (ja) | 無瞬断切替電源装置 | |
| JPH04269707A (ja) | 液晶駆動回路 | |
| JPS62203562A (ja) | 電源装置 | |
| JPH025335B2 (ja) | ||
| JPH04172966A (ja) | スイッチング電源装置 | |
| JPH08130454A (ja) | サイリスタゲートトリガパルス回路 | |
| JPS6341313B2 (ja) | ||
| JPS612411A (ja) | フオトアイソレ−シヨン回路 | |
| JPS59139869A (ja) | 転流検出方法と装置 | |
| JPH0226240A (ja) | 無停電電源装置 | |
| JPH0219485B2 (ja) | ||
| JPS62147696A (ja) | 負荷制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |