JPH046222Y2 - - Google Patents
Info
- Publication number
- JPH046222Y2 JPH046222Y2 JP1982136313U JP13631382U JPH046222Y2 JP H046222 Y2 JPH046222 Y2 JP H046222Y2 JP 1982136313 U JP1982136313 U JP 1982136313U JP 13631382 U JP13631382 U JP 13631382U JP H046222 Y2 JPH046222 Y2 JP H046222Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- frequency circuit
- insulating substrate
- high frequency
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
本考案は、高周波回路装置、特にハイブリツド
ICを用いて構成される高周波回路装置において、
絶縁基板のいわば裏面全体にもうけられる接地導
体を利用して、高周波回路装置に搭載された例え
ばトランジスタ等の能動素子の接地端子に対して
高周波的に優れた接地を行うと共に、集積度の向
上を図るようにした高周波回路装置に関するもの
である。
ICを用いて構成される高周波回路装置において、
絶縁基板のいわば裏面全体にもうけられる接地導
体を利用して、高周波回路装置に搭載された例え
ばトランジスタ等の能動素子の接地端子に対して
高周波的に優れた接地を行うと共に、集積度の向
上を図るようにした高周波回路装置に関するもの
である。
従来、例えば第１図に図示されているような高
周波回路を印刷厚膜回路を用いてセラミツク基板
上に構成するハイブリツドICが知られている。
第１図に図示されている高周波回路は、入力端子
１から入力される高周波信号をトランジスタ４に
よつて増幅する回路である。そして、第１図図示
回路におけるトランジスタ４のエミツタ端子に
は、電源端子３に供給される電源電圧（直流）が
バイアス抵抗６を介して印加されると共に、高周
波的に接地するためのバイパス・コンデンサ５が
接続されている。なお、第１図におけるその他の
符号２は出力端子、７および８は抵抗、９および
１０はコンデンサ、１１および１２はコイルを表
わしている。
周波回路を印刷厚膜回路を用いてセラミツク基板
上に構成するハイブリツドICが知られている。
第１図に図示されている高周波回路は、入力端子
１から入力される高周波信号をトランジスタ４に
よつて増幅する回路である。そして、第１図図示
回路におけるトランジスタ４のエミツタ端子に
は、電源端子３に供給される電源電圧（直流）が
バイアス抵抗６を介して印加されると共に、高周
波的に接地するためのバイパス・コンデンサ５が
接続されている。なお、第１図におけるその他の
符号２は出力端子、７および８は抵抗、９および
１０はコンデンサ、１１および１２はコイルを表
わしている。
第２図は、上記第１図図示高周波回路をハイブ
リツドICによつて構成した従来の高周波回路装
置における要部の平面図を示している。図中の符
号３ないし６は第１図に対応しており、４Ｂ，４
Ｃおよび４Ｅは夫々トランジスタ４のベース、コ
レクタおよびエミツタの各端子、１３はセラミツ
ク基板、１４および１５はリード電極、１６は電
極であつて該電極１６の一部分が上記バイパス・
コンデンサ５を構成するもの、１７はスルー・ホ
ールであつて上記電極１６をセラミツク基板１３
の裏面にもうけられている接地導体（図示省略）
に接続するものを表わしている。また、４′ない
し６′，４′Ｂ，４′Ｃ，４′Ｅおよび１５′ないし
１７′は上記符号４ないし６，４Ｂ，４Ｃ，４Ｅ
および１５ないし１７に対応するものを表してい
る。第２図において、トランジスタ４のエミツタ
端子４Ｅは、リード電極１５、バイパス・コンデ
ンサ５、電極１６、スルー・ホール１７を介して
セラミツク基板１３の裏面にもうけられている接
地導体に接続されている。
リツドICによつて構成した従来の高周波回路装
置における要部の平面図を示している。図中の符
号３ないし６は第１図に対応しており、４Ｂ，４
Ｃおよび４Ｅは夫々トランジスタ４のベース、コ
レクタおよびエミツタの各端子、１３はセラミツ
ク基板、１４および１５はリード電極、１６は電
極であつて該電極１６の一部分が上記バイパス・
コンデンサ５を構成するもの、１７はスルー・ホ
ールであつて上記電極１６をセラミツク基板１３
の裏面にもうけられている接地導体（図示省略）
に接続するものを表わしている。また、４′ない
し６′，４′Ｂ，４′Ｃ，４′Ｅおよび１５′ないし
１７′は上記符号４ないし６，４Ｂ，４Ｃ，４Ｅ
および１５ないし１７に対応するものを表してい
る。第２図において、トランジスタ４のエミツタ
端子４Ｅは、リード電極１５、バイパス・コンデ
ンサ５、電極１６、スルー・ホール１７を介して
セラミツク基板１３の裏面にもうけられている接
地導体に接続されている。
第２図図示例における上記バイパス・コンデン
サ５は、印刷厚膜によつて形成されていることは
言うまでもないが、該バイパス・コンデンサ５の
構造を第３図を参照して説明する。第３図は第２
図図示矢印Ａ−Ａにおける断面図であつて、図中
の符号１３，１５および１６は第２図に対応して
おり、１８は接地導体、１９は上部電極、２０は
誘電体、２１は保護被覆膜を表わしている。第３
図において、上記トランジスタ４のエミツタ端子
４Ｅに接続されているリード電極１５から延長さ
れた上部電極１９が誘電体２０を介して電極１６
に対向するようにもうけられている。即ち、上部
電極１９、誘電体２０および電極１６によつて、
上記バイパス・コンデンサ５が構成されている。
なお、第３図においては図示されていないが、前
述した如く、上記電極１６はスルー・ホール１７
（第２図図示）によつて接地導体１８に接続され
ている。また、第２図に図示されているバイパ
ス・コンデンサ５′も同様に構成されていること
は言うまでもない。
サ５は、印刷厚膜によつて形成されていることは
言うまでもないが、該バイパス・コンデンサ５の
構造を第３図を参照して説明する。第３図は第２
図図示矢印Ａ−Ａにおける断面図であつて、図中
の符号１３，１５および１６は第２図に対応して
おり、１８は接地導体、１９は上部電極、２０は
誘電体、２１は保護被覆膜を表わしている。第３
図において、上記トランジスタ４のエミツタ端子
４Ｅに接続されているリード電極１５から延長さ
れた上部電極１９が誘電体２０を介して電極１６
に対向するようにもうけられている。即ち、上部
電極１９、誘電体２０および電極１６によつて、
上記バイパス・コンデンサ５が構成されている。
なお、第３図においては図示されていないが、前
述した如く、上記電極１６はスルー・ホール１７
（第２図図示）によつて接地導体１８に接続され
ている。また、第２図に図示されているバイパ
ス・コンデンサ５′も同様に構成されていること
は言うまでもない。
上記第２図および第３図に図示されている従来
の高周波回路装置において、バイパス・コンデン
サ５，５′はセラミツク基板１３にもうけられて
いるため、集積度向上の問題からすれば、上記バ
イパス・コンデンサ５，５′を構成する電極（第
３図図示１９および１６）の面積を大きくするこ
とは好ましくない。しかし、これらの面積を小さ
くすれば、残留インダクタンスに影響を排除する
ことができず、高周波的に優れた接地を行うこと
ができなくなる。このように、ハイブリツドIC
を用いた従来の高周波回路装置においては、接地
問題と集積度向上問題とにおいて相反する利害関
係を有するという欠点があつた。またトランジス
タ４のエミツタ端子４Ｅが、リード電極１５と電
極１６とスルー・ホール１７とをへて（勿論コン
デンサ５が介在するが）接地導体１８に導かれて
接地されることから、当該接地に至る導体で生じ
るインダクタンスも比較的大となつていまう。
の高周波回路装置において、バイパス・コンデン
サ５，５′はセラミツク基板１３にもうけられて
いるため、集積度向上の問題からすれば、上記バ
イパス・コンデンサ５，５′を構成する電極（第
３図図示１９および１６）の面積を大きくするこ
とは好ましくない。しかし、これらの面積を小さ
くすれば、残留インダクタンスに影響を排除する
ことができず、高周波的に優れた接地を行うこと
ができなくなる。このように、ハイブリツドIC
を用いた従来の高周波回路装置においては、接地
問題と集積度向上問題とにおいて相反する利害関
係を有するという欠点があつた。またトランジス
タ４のエミツタ端子４Ｅが、リード電極１５と電
極１６とスルー・ホール１７とをへて（勿論コン
デンサ５が介在するが）接地導体１８に導かれて
接地されることから、当該接地に至る導体で生じ
るインダクタンスも比較的大となつていまう。
本考案は、上記の如き欠点を解決することを目
的とし、ハイブリツドICを用いた高周波回路に
おいて、トランジスタ等の能動素子の接地端子に
接続されるバイパス・コンデンサを絶縁基板の裏
面にもうけることによつて、高周波的に優れた接
地を行なうことを可能ならしめると共に集積度の
向上にも寄与することが可能な高周波回路装置を
提供することを目的としている。そして本考案の
高周波回路装置は、 絶縁基板１３の一方の面に設けられており、該
絶縁基板１３に搭載された能動素子４の高周波的
に接地されるべき接地端子４Ｂが接続されたリー
ド電極１５と、 前記絶縁基板１３の他方の面に設けられてお
り、スルーホール１７によつて前記リード電極１
５に電気的に接続された裏面電極２２と、 前記裏面電極２２の周囲を囲む分離帯と、 前記分離帯の周囲を囲むように設けられた接地
導体１８と、 前記分離帯と当該分離帯の周囲を囲むように存
在する前記接地導体１８の一部とを覆うように、
前記絶縁基板１３の他方の面に、環状に設けられ
た誘電体層２４と、 前記誘電体層２４の表面と前記裏面電極２２に
表面とに連続して設けられた裏面上部電極２３と
を備えた ことを特徴としている。
的とし、ハイブリツドICを用いた高周波回路に
おいて、トランジスタ等の能動素子の接地端子に
接続されるバイパス・コンデンサを絶縁基板の裏
面にもうけることによつて、高周波的に優れた接
地を行なうことを可能ならしめると共に集積度の
向上にも寄与することが可能な高周波回路装置を
提供することを目的としている。そして本考案の
高周波回路装置は、 絶縁基板１３の一方の面に設けられており、該
絶縁基板１３に搭載された能動素子４の高周波的
に接地されるべき接地端子４Ｂが接続されたリー
ド電極１５と、 前記絶縁基板１３の他方の面に設けられてお
り、スルーホール１７によつて前記リード電極１
５に電気的に接続された裏面電極２２と、 前記裏面電極２２の周囲を囲む分離帯と、 前記分離帯の周囲を囲むように設けられた接地
導体１８と、 前記分離帯と当該分離帯の周囲を囲むように存
在する前記接地導体１８の一部とを覆うように、
前記絶縁基板１３の他方の面に、環状に設けられ
た誘電体層２４と、 前記誘電体層２４の表面と前記裏面電極２２に
表面とに連続して設けられた裏面上部電極２３と
を備えた ことを特徴としている。
第４図は本考案の一実施例における要部の平面
図、第５図は第４図図示実施例の底面図、第６図
は第４図および第５図図示矢印Ｂ−Ｂにおける断
面図を示している。図中の符号のうち第４図ない
し第６図に図示されている同一符号は夫々第１図
ないし第３図に対応しており、２２は裏面電極で
あつてスルー・ホール１７およびリード電極１５
を介してトランジスタ４のエミツタ端子４Ｅに接
続されるもの、２３は裏面上部電極、２４は誘電
体、２５は保護被覆膜を表わしている。また、第
５図における符号１７′，２２′，２５′は上記符
号１７，２２，２５に夫々対応している。
図、第５図は第４図図示実施例の底面図、第６図
は第４図および第５図図示矢印Ｂ−Ｂにおける断
面図を示している。図中の符号のうち第４図ない
し第６図に図示されている同一符号は夫々第１図
ないし第３図に対応しており、２２は裏面電極で
あつてスルー・ホール１７およびリード電極１５
を介してトランジスタ４のエミツタ端子４Ｅに接
続されるもの、２３は裏面上部電極、２４は誘電
体、２５は保護被覆膜を表わしている。また、第
５図における符号１７′，２２′，２５′は上記符
号１７，２２，２５に夫々対応している。
本考案の一実施例を示す第４図ないし第６図
は、本願明細書冒頭に説明した第１図図示高周波
回路をハイブリツドICを用いて実現した高周波
回路の要部を示している。即ち、セラミツク基板
１３に搭載されたトランジスタ４のエミツタ端子
４Ｅは、リード電極１５、スルー・ホール１７を
介して上記セラミツク基板１３の裏面に接地導体
１８に対して誘電体２４によつて隔離されてもう
けられている裏面電極２２に接続されている。換
言すれば、裏面電極２２の周辺を囲むように、接
地導体１８の存在しない分離帯がもうけられてお
り、裏面電極２２は当該分離帯を介在させて接地
導体１８によつて囲われている。そして、該裏面
電極２２から延長された裏面上部電極２３が誘電
体２４を介して接地導体１８に対向するようにも
うけられている。即ち、第１図図示バイパス・コ
ンデンサ５は、上記裏面電極２２の端部と裏面上
部電極２３、誘電体２４および接地導体１８の一
部分でもつて構成されている。
は、本願明細書冒頭に説明した第１図図示高周波
回路をハイブリツドICを用いて実現した高周波
回路の要部を示している。即ち、セラミツク基板
１３に搭載されたトランジスタ４のエミツタ端子
４Ｅは、リード電極１５、スルー・ホール１７を
介して上記セラミツク基板１３の裏面に接地導体
１８に対して誘電体２４によつて隔離されてもう
けられている裏面電極２２に接続されている。換
言すれば、裏面電極２２の周辺を囲むように、接
地導体１８の存在しない分離帯がもうけられてお
り、裏面電極２２は当該分離帯を介在させて接地
導体１８によつて囲われている。そして、該裏面
電極２２から延長された裏面上部電極２３が誘電
体２４を介して接地導体１８に対向するようにも
うけられている。即ち、第１図図示バイパス・コ
ンデンサ５は、上記裏面電極２２の端部と裏面上
部電極２３、誘電体２４および接地導体１８の一
部分でもつて構成されている。
このように、本考案においては、上記バイパ
ス・コンデンサ５をセラミツク基板１３の裏面即
ち接地導体１８に対して島状にもうけられてお
り、該セラミツク基板１３の表面に上記バイパ
ス・コンデンサ５のスペースを要しないため、集
積度を向上させることが可能となると共に、上記
バイパス・コンデンサ５の容量も適当に選択する
ことが可能となるため、また更にトランジスタ４
にエミツタ端子４Ｅの接地に至るルートにおいて
電極２３が第２図図示の電極１６に代わるために
全体のインダクタンスが小なることのため、直流
分は遮断され高周波的に優れた接地を行なうこと
ができる。またコンデンサ５の容量値を適切に選
択でき、高周波的に十分な接地を行うことができ
る。
ス・コンデンサ５をセラミツク基板１３の裏面即
ち接地導体１８に対して島状にもうけられてお
り、該セラミツク基板１３の表面に上記バイパ
ス・コンデンサ５のスペースを要しないため、集
積度を向上させることが可能となると共に、上記
バイパス・コンデンサ５の容量も適当に選択する
ことが可能となるため、また更にトランジスタ４
にエミツタ端子４Ｅの接地に至るルートにおいて
電極２３が第２図図示の電極１６に代わるために
全体のインダクタンスが小なることのため、直流
分は遮断され高周波的に優れた接地を行なうこと
ができる。またコンデンサ５の容量値を適切に選
択でき、高周波的に十分な接地を行うことができ
る。
なお、第４図ないし第６図図示実施例における
上記バイパス・コンデンサ５を構成する部分は方
形をなしているが、円形（第６図図示裏面上部電
極２３および誘電体２４を環状に形成する）にす
ることによつて、上記バイパス・コンデンサ５の
設置スペースの有効利用を図ることができる。
上記バイパス・コンデンサ５を構成する部分は方
形をなしているが、円形（第６図図示裏面上部電
極２３および誘電体２４を環状に形成する）にす
ることによつて、上記バイパス・コンデンサ５の
設置スペースの有効利用を図ることができる。
また、上記接地導体１８のアースは、金属シヤ
ーシ（図示省略）上に該接地導体１８が接触する
ように載置されることにより接地を行うことがで
きるが、本考案においては、上記バイパス・コン
デンサ５の部分即ち第５図図示保護被覆膜２５に
対応する形状の穴を上記金属シヤーシにもうける
ようにすれば良いことは言うまでもない。
ーシ（図示省略）上に該接地導体１８が接触する
ように載置されることにより接地を行うことがで
きるが、本考案においては、上記バイパス・コン
デンサ５の部分即ち第５図図示保護被覆膜２５に
対応する形状の穴を上記金属シヤーシにもうける
ようにすれば良いことは言うまでもない。
以上説明した如く、本考案によれば、ハイブリ
ツドICを用いて構成される高周波回路における
トランジスタ等の能動素子の接地端子に対して高
周波的に優れた接地を行なうことが可能となりか
つ集積度の向上を図ることの可能な高周波回路装
置を提供することができる。また本考案の場合に
は、裏面電極の周辺に環状にもうけたコンデンサ
を介して接地することから、例え、接地導体上の
１点のみが金属シヤーシと接触されて接地される
配置となつたとしても、その１点の存在方向によ
つて当該金属シヤーシに至る距離が異なるものと
なることはない。
ツドICを用いて構成される高周波回路における
トランジスタ等の能動素子の接地端子に対して高
周波的に優れた接地を行なうことが可能となりか
つ集積度の向上を図ることの可能な高周波回路装
置を提供することができる。また本考案の場合に
は、裏面電極の周辺に環状にもうけたコンデンサ
を介して接地することから、例え、接地導体上の
１点のみが金属シヤーシと接触されて接地される
配置となつたとしても、その１点の存在方向によ
つて当該金属シヤーシに至る距離が異なるものと
なることはない。
第１図は高周波回路の一例を示す回路図、第２
図および第３図は第１図図示高周波回路をハイブ
リツドICによつて構成した従来の高周波回路装
置を説明するための説明図、第４図は本考案の一
実施例における要部の平面図、第５図は第４図図
示実施例の底面図、第６図は第４図および第５図
図示矢印Ｂ−Ｂにおける断面図を示す。 図中、４はトランジスタ、４Ｅはエミツタ端
子、５はバイパス・コンデンサ、１３はセラミツ
ク基板、１４および１５はリード電極、１７はス
ルー・ホール、１８は接地導体、２２は裏面電
極、２３は裏面上部電極、２４は誘電体、２５は
保護被覆膜を表わす。
図および第３図は第１図図示高周波回路をハイブ
リツドICによつて構成した従来の高周波回路装
置を説明するための説明図、第４図は本考案の一
実施例における要部の平面図、第５図は第４図図
示実施例の底面図、第６図は第４図および第５図
図示矢印Ｂ−Ｂにおける断面図を示す。 図中、４はトランジスタ、４Ｅはエミツタ端
子、５はバイパス・コンデンサ、１３はセラミツ
ク基板、１４および１５はリード電極、１７はス
ルー・ホール、１８は接地導体、２２は裏面電
極、２３は裏面上部電極、２４は誘電体、２５は
保護被覆膜を表わす。
Claims (1)
- 【実用新案登録請求の範囲】 絶縁基板の一方の面に設けられており、該絶縁
基板に搭載された能動素子の高周波的に接地され
るべき接地端子が接続されたリード電極と、 前記絶縁基板の他方の面に設けられており、ス
ルーホールによつて前記リード電極に電気的に接
続された裏面電極と、 前記裏面電極の周囲を囲む分離帯と、 前記分離帯の周囲を囲むように設けられた接地
導体と、 前記分離帯と当該分離帯の周囲を囲むように存
在する前記接地導体の一部とを覆うように、前記
絶縁基板の他方の面に、環状に設けられた誘電体
層と、 前記誘電体層の表面と前記裏面電極の表面とに
連続して設けられた裏面上部電極とを備えた ことを特徴とする高周波回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982136313U JPS5939949U (ja) | 1982-09-08 | 1982-09-08 | 高周波回路装置 |
| US06/530,237 US4611882A (en) | 1982-09-08 | 1983-09-08 | High-frequency circuit device with an annular capacitor on the back of an insulated substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982136313U JPS5939949U (ja) | 1982-09-08 | 1982-09-08 | 高周波回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5939949U JPS5939949U (ja) | 1984-03-14 |
| JPH046222Y2 true JPH046222Y2 (ja) | 1992-02-20 |
Family
ID=15172277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982136313U Granted JPS5939949U (ja) | 1982-09-08 | 1982-09-08 | 高周波回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4611882A (ja) |
| JP (1) | JPS5939949U (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4768079A (en) * | 1984-08-07 | 1988-08-30 | M/A Com, Inc. | Field effect transistor device |
| US4922324A (en) * | 1987-01-20 | 1990-05-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| DE3821071A1 (de) * | 1987-06-22 | 1989-01-05 | Murata Manufacturing Co | Dielektrischer filter |
| KR910004957B1 (ko) * | 1987-10-29 | 1991-07-18 | 가부시끼가이샤 도시바 | 고주파 회로장치 |
| WO1989005570A1 (en) * | 1987-12-08 | 1989-06-15 | Rogers Corporation | Mounting substrate for leadless ceramic chip carrier |
| JPH0682780B2 (ja) * | 1988-10-11 | 1994-10-19 | ローム株式会社 | 複合電子部品 |
| US4967258A (en) * | 1989-03-02 | 1990-10-30 | Ball Corporation | Structure for use in self-biasing and source bypassing a packaged, field-effect transistor and method for making same |
| DE3934224A1 (de) * | 1989-07-04 | 1991-01-10 | Licentia Gmbh | Anordnung zur mikrowellen-integration |
| US5111277A (en) * | 1991-03-29 | 1992-05-05 | Aegis, Inc. | Surface mount device with high thermal conductivity |
| US5188985A (en) * | 1991-03-29 | 1993-02-23 | Aegis, Inc. | Surface mount device with high thermal conductivity |
| NL9201753A (nl) * | 1992-10-09 | 1994-05-02 | Du Pont Nederland | Afdeklaag in filtereenheid voor konnektoren. |
| DE4304437A1 (de) * | 1993-02-13 | 1994-08-18 | Ego Elektro Blanc & Fischer | Integrierte Schaltung, insbesondere für Berührungsschalter, sowie Verfahren zur Herstellung einer integrierten Schaltung |
| US5684326A (en) * | 1995-02-24 | 1997-11-04 | Telefonaktiebolaget L.M. Ericsson | Emitter ballast bypass for radio frequency power transistors |
| RU2190284C2 (ru) | 1998-07-07 | 2002-09-27 | Закрытое акционерное общество "Техно-ТМ" | Двусторонний электронный прибор |
| DE10035584A1 (de) * | 2000-07-21 | 2002-01-31 | Philips Corp Intellectual Pty | Mobilfunkgerät |
| JP2002299480A (ja) * | 2001-03-30 | 2002-10-11 | Diamond Electric Mfg Co Ltd | 混成集積回路の誘電体におけるサージ保護構造 |
| JP4572759B2 (ja) * | 2005-07-06 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
| KR101940981B1 (ko) * | 2014-05-05 | 2019-01-23 | 3디 글래스 솔루션즈 인코포레이티드 | 2d 및 3d 인덕터 안테나 및 변압기 제작 광 활성 기판 |
| US12165809B2 (en) | 2016-02-25 | 2024-12-10 | 3D Glass Solutions, Inc. | 3D capacitor and capacitor array fabricating photoactive substrates |
| WO2019118761A1 (en) | 2017-12-15 | 2019-06-20 | 3D Glass Solutions, Inc. | Coupled transmission line resonate rf filter |
| KR102600200B1 (ko) | 2018-01-04 | 2023-11-10 | 3디 글래스 솔루션즈 인코포레이티드 | 고효율 ｒｆ 회로들을 위한 임피던스 정합 도전성 구조 |
| WO2020139955A1 (en) * | 2018-12-28 | 2020-07-02 | 3D Glass Solutions, Inc. | Annular capacitor rf, microwave and mm wave systems |
| JP7241433B2 (ja) | 2018-12-28 | 2023-03-17 | スリーディー グラス ソリューションズ，インク | 光活性ガラス基板におけるｒｆ、マイクロ波及びｍｍ波システムのためのヘテロジニアスインテグレーション |
| WO2020206323A1 (en) | 2019-04-05 | 2020-10-08 | 3D Glass Solutions, Inc. | Glass based empty substrate integrated waveguide devices |
| WO2021211855A1 (en) | 2020-04-17 | 2021-10-21 | 3D Glass Solutions, Inc. | Broadband inductor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1370855A (en) * | 1972-06-12 | 1974-10-16 | Electrical Res Ass | Electrical capacitors |
| US3936866A (en) * | 1974-06-14 | 1976-02-03 | Northrop Corporation | Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate |
| JPS51150068A (en) * | 1975-06-19 | 1976-12-23 | Citizen Watch Co Ltd | Electronic circuit block |
| JPS607464Y2 (ja) * | 1977-01-13 | 1985-03-13 | 株式会社村田製作所 | 膜回路のコンデンサ |
| US4445274A (en) * | 1977-12-23 | 1984-05-01 | Ngk Insulators, Ltd. | Method of manufacturing a ceramic structural body |
-
1982
- 1982-09-08 JP JP1982136313U patent/JPS5939949U/ja active Granted
-
1983
- 1983-09-08 US US06/530,237 patent/US4611882A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5939949U (ja) | 1984-03-14 |
| US4611882A (en) | 1986-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH046222Y2 (ja) | ||
| JPH0151065B2 (ja) | ||
| JPS6244418B2 (ja) | ||
| KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| JPH08236698A (ja) | 半導体装置 | |
| JPH0964113A (ja) | Ｔａｂテープ及びｔａｂテープを用いた半導体装置 | |
| GB1531805A (en) | Semiconductor varactor device and electronic tuner using the same | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JP2705237B2 (ja) | Ｍｉｍキャパシタを具備した半導体装置 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JP2690709B2 (ja) | 半導体装置 | |
| JPH0440270Y2 (ja) | ||
| JPS6112680Y2 (ja) | ||
| JPS605055B2 (ja) | 半導体装置 | |
| JPH066600Y2 (ja) | 高周波回路装置 | |
| JPS6413755A (en) | Semiconductor integrated circuit device | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JPS622774Y2 (ja) | ||
| JPS62274761A (ja) | 集積回路装置 | |
| JPH06310662A (ja) | 半導体装置 | |
| JPH0214202Y2 (ja) | ||
| JPH0799753B2 (ja) | 混成集積回路 | |
| JPH03145141A (ja) | 半導体装置 | |
| CA1196109A (en) | High-frequency circuit device |