JPH0469783A - データフロー型計算機用データ列補間モジュール - Google Patents
データフロー型計算機用データ列補間モジュールInfo
- Publication number
- JPH0469783A JPH0469783A JP18301190A JP18301190A JPH0469783A JP H0469783 A JPH0469783 A JP H0469783A JP 18301190 A JP18301190 A JP 18301190A JP 18301190 A JP18301190 A JP 18301190A JP H0469783 A JPH0469783 A JP H0469783A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- buffer
- section
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータフロー型計算機用データ列補間モジュー
ルに関し、特にデータフロー型計算機における1次元デ
ータ列から新たなデータ列を補間て求めるデータフロー
型計算機用データ列補間モジュールに関する。
ルに関し、特にデータフロー型計算機における1次元デ
ータ列から新たなデータ列を補間て求めるデータフロー
型計算機用データ列補間モジュールに関する。
従来、この種の補間処理では、データフロー型計算機の
持つ主記憶部にデータを展開して、演算器が主記憶部を
毎回アクセスしながら演算を行っていた。例えば、キュ
ービックコンボリューションの演算例では、1点の補間
データを求めるために1次元なら4点の入力が必要であ
った。
持つ主記憶部にデータを展開して、演算器が主記憶部を
毎回アクセスしながら演算を行っていた。例えば、キュ
ービックコンボリューションの演算例では、1点の補間
データを求めるために1次元なら4点の入力が必要であ
った。
上述した従来の補間方式では、主記憶部へのアクセス回
数が多いため、主記憶部へのアクセスネックによる処理
の高速化が困難であるという欠点かある。
数が多いため、主記憶部へのアクセスネックによる処理
の高速化が困難であるという欠点かある。
本発明のデータフロー型計算機用データ列補間モジュー
ルは、データを入力する入力部と、前記入力部の入力し
たデータを保持する入力バッファと、入力バッファに保
持したデータ列に補間を施して新データ列を作成する演
算部と、前記演算部の動作を制御する制御部と、前記新
データ列を保持する出力バッファと、前記出力バッファ
からの出力を行う出力部とを備えて構成される。
ルは、データを入力する入力部と、前記入力部の入力し
たデータを保持する入力バッファと、入力バッファに保
持したデータ列に補間を施して新データ列を作成する演
算部と、前記演算部の動作を制御する制御部と、前記新
データ列を保持する出力バッファと、前記出力バッファ
からの出力を行う出力部とを備えて構成される。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成図である。第1図に示
す実施例のデータフロー型計算機用データ列補間モジュ
ールコ0は、データを入力する入力部1と、入力部1の
入力データを保持する入力バッファ2と、入力バッファ
2に保持したデータ列から補間により新データ列を作成
する演算部3と、演算部3の動作を制御する制御部4と
、新データ列を保持する出力バッファ5と、出力バッフ
ァ5からの出力を行なう出力部6とを備えて構成される
。
す実施例のデータフロー型計算機用データ列補間モジュ
ールコ0は、データを入力する入力部1と、入力部1の
入力データを保持する入力バッファ2と、入力バッファ
2に保持したデータ列から補間により新データ列を作成
する演算部3と、演算部3の動作を制御する制御部4と
、新データ列を保持する出力バッファ5と、出力バッフ
ァ5からの出力を行なう出力部6とを備えて構成される
。
次に、第1図の実施例の動作について説明する。
まず、バスデータ101が入力され入力部1に供給され
る。バスデータ]、、 0 ]は、第2図に示す如く属
性部11とデータ部12より構成される。
る。バスデータ]、、 0 ]は、第2図に示す如く属
性部11とデータ部12より構成される。
入力部1では、バスデータ10]−の属性部1]による
属性をチエックし入力データ102と制御データ105
として出力する。入カデ゛−夕102は、補間演算用の
元データとして入力バッファ2に入力順に記憶される。
属性をチエックし入力データ102と制御データ105
として出力する。入カデ゛−夕102は、補間演算用の
元データとして入力バッファ2に入力順に記憶される。
制御データ105は制御部4に入力され、演算部3の制
御に用いられる。
御に用いられる。
入力バッファ2では、補間処理を行うためのデータか限
定個数蓄積したらフル(f u l l )データ]−
10を出力する。制御部4は、制御データ105とフル
データ]10を受けると制御信号106を出力して演算
部3を起動する。
定個数蓄積したらフル(f u l l )データ]−
10を出力する。制御部4は、制御データ105とフル
データ]10を受けると制御信号106を出力して演算
部3を起動する。
演算部3は、起動されるとアドレス103を大力バッフ
ァ2に出力して元データ]04を得る。
ァ2に出力して元データ]04を得る。
演算部3は1データ当り4個の元データを入力し、補間
演算を行い補間データを含む新データ列]07として出
力する。限定個数分の補間演算を終了したら終了信号1
−09を制御部4に出力し、次の起動を待つ。
演算を行い補間データを含む新データ列]07として出
力する。限定個数分の補間演算を終了したら終了信号1
−09を制御部4に出力し、次の起動を待つ。
新データ列107は出力バッファ5に出力順に記憶され
て保持されたのち出力部6に入力される。出力部6はデ
ータの属性を付加して、出力データ108としてデータ
フロー型計算機用データ列補間モジュール]0から出力
する。出力データ108のデータ構成も、第2図に示す
如く、出力部6で付加された属性を含む属性部11と出
力データ本体を含むデータ部12より成る。
て保持されたのち出力部6に入力される。出力部6はデ
ータの属性を付加して、出力データ108としてデータ
フロー型計算機用データ列補間モジュール]0から出力
する。出力データ108のデータ構成も、第2図に示す
如く、出力部6で付加された属性を含む属性部11と出
力データ本体を含むデータ部12より成る。
こうして、演算モジュール内部の入力バッファに入力デ
ータ列を保持し、補間演算を行なうことにより、主記憶
部に対するアクセスを大幅に抑圧し、−次元データ列に
対する補間処理を行なうことができる。
ータ列を保持し、補間演算を行なうことにより、主記憶
部に対するアクセスを大幅に抑圧し、−次元データ列に
対する補間処理を行なうことができる。
以」二説明したように本発明は、演算モジュール内部の
バッファに入力データ列を保持し、同バッファを用いて
補間演算を行うことにより、主記憶部に対するアクセス
を著しく減少させ、メモリネックによる処理能力の低下
を大幅に抑圧でき、これにより、データフロー型計算機
において、−次元データ列に対する補間処理を効率的に
実行することか可能となるという効果がある。
バッファに入力データ列を保持し、同バッファを用いて
補間演算を行うことにより、主記憶部に対するアクセス
を著しく減少させ、メモリネックによる処理能力の低下
を大幅に抑圧でき、これにより、データフロー型計算機
において、−次元データ列に対する補間処理を効率的に
実行することか可能となるという効果がある。
第1図は本発明の一実施例の構成図、第2図は第1図の
実施例における入力データと出力データのデータ構成図
である。 16・・・入力部、2・・・大力バッファ、3・・・演
算部、4・・・制御部、5・・・出力バッファ、6・・
・出力部、10・・・データフロー型計算機用データ列
補間モジュール、]]・・・属性部、12・・・データ
部、101・・バステ″−タ、102・・・入力データ
、]03・・・アドレス、1−04・・・元データ、1
05・・・制御データ、106・・・制御信号、107
・・・新データ列、1−08・・出力データ、109・
・・終了信号、1.10・・フルデータ。
実施例における入力データと出力データのデータ構成図
である。 16・・・入力部、2・・・大力バッファ、3・・・演
算部、4・・・制御部、5・・・出力バッファ、6・・
・出力部、10・・・データフロー型計算機用データ列
補間モジュール、]]・・・属性部、12・・・データ
部、101・・バステ″−タ、102・・・入力データ
、]03・・・アドレス、1−04・・・元データ、1
05・・・制御データ、106・・・制御信号、107
・・・新データ列、1−08・・出力データ、109・
・・終了信号、1.10・・フルデータ。
Claims (1)
- データを入力する入力部と、前記入力部の入力したデー
タを保持する入力バッファと、前記入力バッファに保持
したデータ列に補間を施して新データ列を作成する演算
部と、前記演算部の動作を制御する制御部と、前記新デ
ータ列を保持する出力バッファと、前記出力バッファか
らの出力を行う出力部とを有して成ることを特徴とする
データフロー型計算機用データ列補間モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18301190A JPH0469783A (ja) | 1990-07-11 | 1990-07-11 | データフロー型計算機用データ列補間モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18301190A JPH0469783A (ja) | 1990-07-11 | 1990-07-11 | データフロー型計算機用データ列補間モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469783A true JPH0469783A (ja) | 1992-03-04 |
Family
ID=16128178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18301190A Pending JPH0469783A (ja) | 1990-07-11 | 1990-07-11 | データフロー型計算機用データ列補間モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469783A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187638A (ja) * | 1988-01-22 | 1989-07-27 | Nec Corp | プロセッシングユニット |
-
1990
- 1990-07-11 JP JP18301190A patent/JPH0469783A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187638A (ja) * | 1988-01-22 | 1989-07-27 | Nec Corp | プロセッシングユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107609644B (zh) | 用于状态机中的数据分析的方法及系统 | |
| CN104603742B (zh) | 用于状态机引擎的结果产生 | |
| JPH0469783A (ja) | データフロー型計算機用データ列補間モジュール | |
| JPH06124207A (ja) | サブルーチン分岐命令実行方法 | |
| JPH0135376B2 (ja) | ||
| JPH05282473A (ja) | データ処理装置 | |
| JPH0293826A (ja) | ダブルバッファ入力制御方式 | |
| JPH04355846A (ja) | 電子計算機のデータ列補間演算用モジュール | |
| JPH10154005A (ja) | プログラマブルコントローラの入出力制御方式 | |
| JPH04293175A (ja) | データフロー型計算機用空間フィルタモジュール | |
| JPH04225430A (ja) | ストリーム型言語におけるバッファリング方式 | |
| JPS63206802A (ja) | プログラマブル・コントロ−ラ | |
| JPH1040168A (ja) | データ処理装置 | |
| JPH0245888A (ja) | 直線及び輝度の補間発生回路 | |
| JPH07210456A (ja) | メモリ制御装置 | |
| JPH08235135A (ja) | 通信レジスタ付並列計算機 | |
| JPH02165359A (ja) | データ処理方式 | |
| JPH02211579A (ja) | ベクトル演算処理方式 | |
| JPH07105361A (ja) | 階調変換処理方法 | |
| JPH05313912A (ja) | データ収集処理方式 | |
| JPH02183874A (ja) | 描画回路 | |
| JPH04246727A (ja) | 命令実行方式 | |
| JPH04250586A (ja) | 辞書検索lsiの構成方法 | |
| JPH04322385A (ja) | ラインメモリ制御回路 | |
| JPS6051903A (ja) | プロセス制御プログラムの作成方法 |