JPH0470611B2 - - Google Patents
Info
- Publication number
- JPH0470611B2 JPH0470611B2 JP57226619A JP22661982A JPH0470611B2 JP H0470611 B2 JPH0470611 B2 JP H0470611B2 JP 57226619 A JP57226619 A JP 57226619A JP 22661982 A JP22661982 A JP 22661982A JP H0470611 B2 JPH0470611 B2 JP H0470611B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- voltage
- display panel
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は液晶表示パネルの駆動方法に関するも
のである。
のである。
(2) 技術の背景
第１図は絶縁ゲート薄膜トランジスタ（TFT）
をスイツチング素子として用いたアクテイブマト
リクス液晶表示パネルを示す図であり、ａは平面
図、ｂはａ図のｂ−ｂ線における断面図をそれぞ
れ示す。同図において、１はドレイン電極、２は
ゲート電極である。これらはマトリクスの縦線、
横線を構成する。３はソース電極で大きな面積を
持つ短形で、ｂ図の断面図に示すように対向電極
４と共に液晶パネルの一対の電極を構成してい
る。この電極間の間隔Ｌは10μm程度でありその
間に液晶５が封入されている。
をスイツチング素子として用いたアクテイブマト
リクス液晶表示パネルを示す図であり、ａは平面
図、ｂはａ図のｂ−ｂ線における断面図をそれぞ
れ示す。同図において、１はドレイン電極、２は
ゲート電極である。これらはマトリクスの縦線、
横線を構成する。３はソース電極で大きな面積を
持つ短形で、ｂ図の断面図に示すように対向電極
４と共に液晶パネルの一対の電極を構成してい
る。この電極間の間隔Ｌは10μm程度でありその
間に液晶５が封入されている。
周知の通り、TFTは一方のガラス基板のスイ
ツチング素子形成領域に配置されたゲート電極２
を覆うようにゲート絶縁膜が、更に該ゲート絶縁
膜上に半導体膜が積層され、該半導体膜上に離間
したドレイン電極１とソース電極３が設けられ
て、第２図に等価回路で示すTFT６が構成され
ている。
ツチング素子形成領域に配置されたゲート電極２
を覆うようにゲート絶縁膜が、更に該ゲート絶縁
膜上に半導体膜が積層され、該半導体膜上に離間
したドレイン電極１とソース電極３が設けられ
て、第２図に等価回路で示すTFT６が構成され
ている。
この液晶表示パネルを駆動するにはドレイン電
極１及びゲート電極２を選択し電圧を印加すれ
ば、それらの選択ドレイン、ゲート電極と共に
TFTを構成するソース電極３にドレイン電圧が
加わり、当該ソース電極３と対向電極４との間の
液晶の配列が変り、その部分の透過率が変化す
る。
極１及びゲート電極２を選択し電圧を印加すれ
ば、それらの選択ドレイン、ゲート電極と共に
TFTを構成するソース電極３にドレイン電圧が
加わり、当該ソース電極３と対向電極４との間の
液晶の配列が変り、その部分の透過率が変化す
る。
(3) 従来技術と問題点
第２図は１画素の代表的な等価回路を説明する
ための図である。同図において、６はTFT、７
は液晶セルを示しており、ゲート電極にはVG、
ドレイン電極にはVD、ソース電極にはVSの各電
圧がそれぞれ印加される。
ための図である。同図において、６はTFT、７
は液晶セルを示しており、ゲート電極にはVG、
ドレイン電極にはVD、ソース電極にはVSの各電
圧がそれぞれ印加される。
第３図は従来の駆動方法を説明するための図で
あり、VGはゲート電極に印加される電圧波形、
VDはドレイン電極に印加される電圧波形、VSは
ソース電極に印加される電圧波形をそれぞれ示し
ている。同図においてｎは走査線数、ｔはスイツ
チング時間、Ｔはフレーム周期をそれぞれ示す。
あり、VGはゲート電極に印加される電圧波形、
VDはドレイン電極に印加される電圧波形、VSは
ソース電極に印加される電圧波形をそれぞれ示し
ている。同図においてｎは走査線数、ｔはスイツ
チング時間、Ｔはフレーム周期をそれぞれ示す。
この液晶駆動方法は、ゲートに電圧印加されて
いる間にVDの信号がVSに伝えられゲートOFF電
位の間にこれを保持する。ところがVDが正負対
称でかつTFTが電子アキユムレーシヨンで動作
する場合、TFTのON時に該TFTのゲート絶縁
膜と半導体膜の境界領域に対応したチヤネルに蓄
積された電子がゲートOFF時にソース電極を通
じ液晶セルへ流入するためVSはΔVSだけ負側へ
シフトする。またOFF時にも液晶に電圧が若干
印加される。液晶の長寿命化のためには交流駆動
が望ましいが、従来の駆動方法では、このシフト
（ΔVS）のため直流成分が印加され、寿命に悪影
響を及ぼすという欠点があつた。
いる間にVDの信号がVSに伝えられゲートOFF電
位の間にこれを保持する。ところがVDが正負対
称でかつTFTが電子アキユムレーシヨンで動作
する場合、TFTのON時に該TFTのゲート絶縁
膜と半導体膜の境界領域に対応したチヤネルに蓄
積された電子がゲートOFF時にソース電極を通
じ液晶セルへ流入するためVSはΔVSだけ負側へ
シフトする。またOFF時にも液晶に電圧が若干
印加される。液晶の長寿命化のためには交流駆動
が望ましいが、従来の駆動方法では、このシフト
（ΔVS）のため直流成分が印加され、寿命に悪影
響を及ぼすという欠点があつた。
(4) 発明の目的
本発明は上記従来の欠点に鑑み、液晶の寿命に
悪影響を及ぼさないようにした液晶表示パネルの
駆動方法を提供することを目的とするものであ
る。
悪影響を及ぼさないようにした液晶表示パネルの
駆動方法を提供することを目的とするものであ
る。
(5) 発明の構成
そしてこの目的は本発明によれば、マトリクス
状に配置された複数のドレイン電極１とゲート電
極２の各交点に、単結晶シリコンよりキヤリアモ
ビリテイの小さい半導体膜を有する絶縁ゲート薄
膜トランジスタからなるスイツチング素子と前記
ドレイン電極１に該スイツチング素子を介して接
続されたソース電極３とが形成されている一方基
板と、一面に対向電極４が形成されている他方基
板とを有し、該両基板の前記対向電極４と前記ソ
ース電極３間に液晶５を封入したセルが形成され
ている液晶表示パネルを具備し、前記ゲート電極
に印加されるゲートパルスと同期して前記液晶５
に交互に極性反転した信号電圧が印加されるよう
に前記ドレイン電極１に交流表示信号電圧が供給
されるアクテイブマトリクス液晶表示パネルの駆
動方法において、前記薄膜トランジスタのチヤン
ネルに蓄積された電荷の液晶セルへの流入による
ゼロレベルシフトが補正されるよう、ゼロレベル
を一方側に移動した正負非対称のドレイン電極
VDを前記ドレイン電極１に印加するか、或は前
記薄膜トランジスタのチヤンネルに蓄積された電
荷の液晶セルへの流入によるゼロレベルシフトが
補正されるように、補正電圧を前記対向電極に印
加し、前記液晶５に印加される交流駆動電圧（ソ
ース電圧VS−コモン電圧VC）を実質的に正負対
称としたことを特徴とする液晶表示パネルの駆動
方法 を提供することによつて達成される。
状に配置された複数のドレイン電極１とゲート電
極２の各交点に、単結晶シリコンよりキヤリアモ
ビリテイの小さい半導体膜を有する絶縁ゲート薄
膜トランジスタからなるスイツチング素子と前記
ドレイン電極１に該スイツチング素子を介して接
続されたソース電極３とが形成されている一方基
板と、一面に対向電極４が形成されている他方基
板とを有し、該両基板の前記対向電極４と前記ソ
ース電極３間に液晶５を封入したセルが形成され
ている液晶表示パネルを具備し、前記ゲート電極
に印加されるゲートパルスと同期して前記液晶５
に交互に極性反転した信号電圧が印加されるよう
に前記ドレイン電極１に交流表示信号電圧が供給
されるアクテイブマトリクス液晶表示パネルの駆
動方法において、前記薄膜トランジスタのチヤン
ネルに蓄積された電荷の液晶セルへの流入による
ゼロレベルシフトが補正されるよう、ゼロレベル
を一方側に移動した正負非対称のドレイン電極
VDを前記ドレイン電極１に印加するか、或は前
記薄膜トランジスタのチヤンネルに蓄積された電
荷の液晶セルへの流入によるゼロレベルシフトが
補正されるように、補正電圧を前記対向電極に印
加し、前記液晶５に印加される交流駆動電圧（ソ
ース電圧VS−コモン電圧VC）を実質的に正負対
称としたことを特徴とする液晶表示パネルの駆動
方法 を提供することによつて達成される。
(6) 発明の実施例
以下本発明実施例を図面によつて詳述する。
第２図の回路においてTFTの半導体膜として
ａ−siを用いたものにより動的なテストを行なつ
たところ、第３図においてVGのパルスが切れる
瞬間のVSのシフトΔVSが観測され、このΔVSのゲ
ート面積依存性及び液晶容量依存性の実験により
ΔVSは、ΔVS1/2 CGVG／CLC（但し、CGはゲート 容量、VGはゲートパルス波高値、CLCは液晶容
量）なる関係があることがわかつた。これは
TFTがON時にチヤンネルに蓄積されていた電子
がゲートパルスOFFの瞬間に液晶セルに流入す
ることで説明できる。このような現象は半導体中
のキヤリアモビリテイが大きい単結晶Si等をトラ
ンジスタに用いている時にはゲート面積、すなわ
ちCGを小さく選べるために大きく現われること
はなかつた。ところがアモルフアスシリコン（ａ
−si）のようにモビリテイの小さい半導体を用
い、かつ画素の高密度化により液晶容量CLCの小
さくなるところでの応用ではその影響が大きくな
る。そこで本発明では第１の実施例として第４図
に示す如くドレイン電圧VDを正負非対称とし、
ゼロレベルをΔVS分だけ負側に移動して印加する
ようにしたものである。このようにすることによ
り、ゲートOFF時のゼロレベルシフトの問題に
関してはそれが解決されるので、液晶に印加され
る電圧（VS−VC）は実質的に正負対称となる。
ａ−siを用いたものにより動的なテストを行なつ
たところ、第３図においてVGのパルスが切れる
瞬間のVSのシフトΔVSが観測され、このΔVSのゲ
ート面積依存性及び液晶容量依存性の実験により
ΔVSは、ΔVS1/2 CGVG／CLC（但し、CGはゲート 容量、VGはゲートパルス波高値、CLCは液晶容
量）なる関係があることがわかつた。これは
TFTがON時にチヤンネルに蓄積されていた電子
がゲートパルスOFFの瞬間に液晶セルに流入す
ることで説明できる。このような現象は半導体中
のキヤリアモビリテイが大きい単結晶Si等をトラ
ンジスタに用いている時にはゲート面積、すなわ
ちCGを小さく選べるために大きく現われること
はなかつた。ところがアモルフアスシリコン（ａ
−si）のようにモビリテイの小さい半導体を用
い、かつ画素の高密度化により液晶容量CLCの小
さくなるところでの応用ではその影響が大きくな
る。そこで本発明では第１の実施例として第４図
に示す如くドレイン電圧VDを正負非対称とし、
ゼロレベルをΔVS分だけ負側に移動して印加する
ようにしたものである。このようにすることによ
り、ゲートOFF時のゼロレベルシフトの問題に
関してはそれが解決されるので、液晶に印加され
る電圧（VS−VC）は実質的に正負対称となる。
第５図は第２の実施例を説明するための図であ
り、これは前実施例がドレイン電圧VDをオフセ
ツトしたのに対し本実施例は液晶のコモン電極に
印加される電圧VCに−ΔVSのオフセツトを加え
たものである。この場合ソース電極VSは非対称
であるが、VCがオフセツトされているため液晶
に印加される電圧（VS−VC）は前実施例と同様
に実質的に正負対称となる。
り、これは前実施例がドレイン電圧VDをオフセ
ツトしたのに対し本実施例は液晶のコモン電極に
印加される電圧VCに−ΔVSのオフセツトを加え
たものである。この場合ソース電極VSは非対称
であるが、VCがオフセツトされているため液晶
に印加される電圧（VS−VC）は前実施例と同様
に実質的に正負対称となる。
(7) 発明の効果
以上、詳細に説明したように本発明の液晶表示
パネルの駆動方法は、交流駆動を行なう場合に
TFTの特性により生ずる直流分を除くことを可
能としたものであり、液晶寿命への悪影響を防止
し得るといつた効果大なるものである。
パネルの駆動方法は、交流駆動を行なう場合に
TFTの特性により生ずる直流分を除くことを可
能としたものであり、液晶寿命への悪影響を防止
し得るといつた効果大なるものである。
第１図は薄膜トランジスタをスイツチング素子
として用いたアクテイブマトリクス液晶表示パネ
ルを説明するための図、第２図はその１画素の等
価回路図、第３図は従来の液晶表示パネルの駆動
方法を説明するための図、第４図は本発明による
液晶表示パネルの駆動法の第１の実施例を説明す
るための図、第５図は第２の実施例を説明するた
めの図である。 図面において、６はTFT（薄膜トランジスタ）、
７は液晶、VGはゲート電圧、VDはドレイン電圧、
VSはソース電圧、VCはコモン電圧をそれぞれ示
す。
として用いたアクテイブマトリクス液晶表示パネ
ルを説明するための図、第２図はその１画素の等
価回路図、第３図は従来の液晶表示パネルの駆動
方法を説明するための図、第４図は本発明による
液晶表示パネルの駆動法の第１の実施例を説明す
るための図、第５図は第２の実施例を説明するた
めの図である。 図面において、６はTFT（薄膜トランジスタ）、
７は液晶、VGはゲート電圧、VDはドレイン電圧、
VSはソース電圧、VCはコモン電圧をそれぞれ示
す。
Claims (1)
- 【特許請求の範囲】 １ マトリクス状に配置された複数のドレイン電
極１とゲート電極２の各交点に、単結晶シリコン
よりキヤリアモビリテイの小さい半導体膜を有す
る絶縁ゲート薄膜トランジスタからなるスイツチ
ング素子と前記ドレイン電極１に該スイツチング
素子を介して接続されたソース電極３とが形成さ
れている一方基板と、一面に対向電極４が形成さ
れている他方基板とを有し、該両基板の前記対向
電極４と前記ソース電極３間に液晶５を封入した
セルが形成されている液晶表示パネルを具備し、
前記ゲート電極に印加されるゲートパルスと同期
して前記液晶５に交互に極性反転した信号電圧が
印加されるように前記ドレイン電極１に交流表示
信号電圧が供給されるアクテイブマトリクス液晶
表示パネルの駆動方法において、 前記薄膜トランジスタのチヤンネルに蓄積され
た電荷の液晶セルへの流入によるゼロレベルシフ
トが補正されるように、ゼロレベルを一方側に移
動した正負非対称のドレイン電圧VDを前記ドレ
イン電極１に印加し、前記液晶５に印加される交
流駆動電圧（ソース電圧VS−コモン電圧VC）を
実質的に正負対称としたことを特徴とする液晶表
示パネルの駆動方法。 ２ 前記半導体膜がアモルフアスシリコンからな
ることを特徴とした特許請求の範囲第１項記載の
液晶表示パネルの駆動方法。 ３ マトリクス状に配置された複数のドレイン電
極１とゲート電極２の各交点に、単結晶シリコン
よりキヤリアモビリテイの小さい半導体膜を有す
る絶縁ゲート薄膜トランジスタからなるスイツチ
ング素子と前記ドレイン電極１に該スイツチング
素子を介して接続されたソース電極３とが形成さ
れている一方基板と、一面に対向電極４が形成さ
れている他方基板とを有し、該両基板の前記対向
電極４と前記ソース電極３間に液晶５を封入した
セルが形成されている液晶表示パネルを具備し、
前記ゲート電極に印加されるゲートパルスと同期
して前記液晶５に交互に極性反転した信号電圧が
印加されるように前記ドレイン電極１に交流表示
信号電圧が供給されるアクテイブマトリクス液晶
表示パネルの駆動方法において、 前記薄膜トランジスタのチヤンネルに蓄積され
た電荷の液晶セルへの流入によるゼロレベルシフ
トが補正されるように、補正電圧を前記対向電極
に印加し、前記液晶５に印加される交流駆動電圧
（ソース電圧VS−コモン電圧VC）を実質的に正負
対称としたことを特徴とする液晶表示パネルの駆
動方法。 ４ 前記半導体膜がアモルフアスシリコンからな
ることを特徴とした特許請求の範囲第３項記載の
液晶表示パネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22661982A JPS59119328A (ja) | 1982-12-27 | 1982-12-27 | 液晶表示パネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22661982A JPS59119328A (ja) | 1982-12-27 | 1982-12-27 | 液晶表示パネルの駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14752792A Division JPH0760228B2 (ja) | 1992-06-08 | 1992-06-08 | 液晶表示パネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119328A JPS59119328A (ja) | 1984-07-10 |
| JPH0470611B2 true JPH0470611B2 (ja) | 1992-11-11 |
Family
ID=16848035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22661982A Granted JPS59119328A (ja) | 1982-12-27 | 1982-12-27 | 液晶表示パネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119328A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161581U (ja) * | 1984-09-27 | 1986-04-25 | ||
| JPS61116392A (ja) * | 1984-11-09 | 1986-06-03 | 三洋電機株式会社 | 液晶表示装置の駆動方法 |
| JPS6211829A (ja) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | アクテイブマトリツクス形液晶表示装置 |
| JPS6273235A (ja) * | 1985-09-27 | 1987-04-03 | Hitachi Ltd | 表示装置の駆動方法 |
| JPS6395420A (ja) * | 1986-10-11 | 1988-04-26 | Fujitsu Ltd | アクテイブマトリクス型液晶表示装置の駆動方法 |
| KR920007167B1 (ko) * | 1987-04-20 | 1992-08-27 | 가부시기가이샤 히다씨세이사구쇼 | 액정표시장치 및 그 구동방법 |
| JPH03174884A (ja) * | 1990-11-30 | 1991-07-30 | Sanyo Electric Co Ltd | 液晶表示装置の駆動回路 |
| US5706024A (en) * | 1995-08-02 | 1998-01-06 | Lg Semicon, Co., Ltd. | Driving circuit for liquid crystal display |
| KR101100889B1 (ko) * | 2005-02-26 | 2012-01-02 | 삼성전자주식회사 | 액정표시장치와 그 구동방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54108595A (en) * | 1978-02-13 | 1979-08-25 | Sharp Corp | Driving method of matrix type liquid-crystal display unit |
| JPS5640888A (en) * | 1979-09-11 | 1981-04-17 | Canon Kk | Driving method |
-
1982
- 1982-12-27 JP JP22661982A patent/JPS59119328A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59119328A (ja) | 1984-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386352A (en) | Matrix type liquid crystal display | |
| US4789223A (en) | Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes | |
| KR101764553B1 (ko) | 어레이 기판 및 액정 디스플레이 패널 | |
| JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
| JPH04241326A (ja) | アクティブマトリクス基板の駆動方法 | |
| JPH07311390A (ja) | 液晶表示装置 | |
| JPH0772509A (ja) | アクティブマトリックス液晶表示素子 | |
| JPH09243999A (ja) | 液晶表示装置 | |
| JPS59119328A (ja) | 液晶表示パネルの駆動方法 | |
| JPH05249499A (ja) | 液晶表示パネルの駆動方法 | |
| CN101587269B (zh) | 液晶显示装置 | |
| KR100447225B1 (ko) | 액정표시장치 | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH0584883B2 (ja) | ||
| JPH02304532A (ja) | アクテブマトリクス型液晶表示装置 | |
| JPH07175453A (ja) | 液晶表示装置 | |
| JPS61108171A (ja) | 薄膜電界効果トランジスタ | |
| JPH0748563B2 (ja) | 薄膜トランジスタ装置 | |
| JPH0350528A (ja) | 液晶表示装置用アクティブマトリクス基板 | |
| JPH0815728A (ja) | 液晶表示装置 | |
| JPH05110100A (ja) | アクテイブマトリクス型液晶表示装置 | |
| JP2003315768A (ja) | 液晶装置の駆動方法及び表示システム | |
| JPH0414092A (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
| JP2626651B2 (ja) | 液晶装置 | |
| JPH0451116A (ja) | アクティブマトリクス液晶表示パネルの駆動方法 |