JPH047132B2 - - Google Patents
Info
- Publication number
- JPH047132B2 JPH047132B2 JP57030014A JP3001482A JPH047132B2 JP H047132 B2 JPH047132 B2 JP H047132B2 JP 57030014 A JP57030014 A JP 57030014A JP 3001482 A JP3001482 A JP 3001482A JP H047132 B2 JPH047132 B2 JP H047132B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- magnetically coupled
- voltage
- circuit
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は論理回路に係り、特に論理素子ならび
に負荷素子にジヨセフソン素子を用いたジヨセフ
ソン素子論理回路に関する。
に負荷素子にジヨセフソン素子を用いたジヨセフ
ソン素子論理回路に関する。
(2) 技術の背景
ジヨセフソン素子は電流−電圧特性にヒステリ
シスを有し、スイツチング素子として実用化され
つつある。この素子をスイツチング素子として使
用した場合、素子の特徴から高速、低消費電力の
論理回路が可能となる。
シスを有し、スイツチング素子として実用化され
つつある。この素子をスイツチング素子として使
用した場合、素子の特徴から高速、低消費電力の
論理回路が可能となる。
この素子は次のようなヒステリシス特性を有し
ている。はじめに電圧、電流共に零の状態から電
流を増加させた場合、ある一定の電流値までは素
子の両端子間の電圧は零となり、その電流値より
大となると両端子に電圧を発生する。このある一
定の電流値を臨界電流と呼ぶ。一度、臨界電流値
より大きい電流が流れて電圧が発生した状態にな
ると、臨界電流以下にしても素子の両端子には電
圧が発生し、この状態は素子に流れる電流がほぼ
零となるまで保たれる。
ている。はじめに電圧、電流共に零の状態から電
流を増加させた場合、ある一定の電流値までは素
子の両端子間の電圧は零となり、その電流値より
大となると両端子に電圧を発生する。このある一
定の電流値を臨界電流と呼ぶ。一度、臨界電流値
より大きい電流が流れて電圧が発生した状態にな
ると、臨界電流以下にしても素子の両端子には電
圧が発生し、この状態は素子に流れる電流がほぼ
零となるまで保たれる。
前述の臨界電流値は素子の形状，材料等によつ
て決るが、素子が磁界中に存在する場合にはその
磁界の強さによつて変化する。この特徴を利用し
たものに磁界結合型ジヨセフソン素子がある。そ
の素子はジヨセフソン素子の近傍に入力線を設
け、そこに流れる電流によつて磁界が発生し、臨
界電流値を制御する方式である。
て決るが、素子が磁界中に存在する場合にはその
磁界の強さによつて変化する。この特徴を利用し
たものに磁界結合型ジヨセフソン素子がある。そ
の素子はジヨセフソン素子の近傍に入力線を設
け、そこに流れる電流によつて磁界が発生し、臨
界電流値を制御する方式である。
(3) 従来技術と問題点
従来、前述の従来素子を論理ゲート素子として
用いた場合には、次のような２種類の方式があ
る。第１は量子干渉型ジヨセフソン素子に直接入
力信号を加え、その量子化現象すなわち前述のヒ
ステリシス特性を直接用いた電流注入型であり、
第２は単一接合あるいは量子干渉型ジヨセフソン
素子に入力信号線を設けた前述の磁界結合型であ
る。第１の方式は素子に流れる電流を変化させる
ことによつて素子のスイツチングを行うものであ
り、入出力端子を分離する素子を必要とし、回路
が複雑となつていた。第２の方式は入力信号に対
する動作マージンが狭く、誤動作等を生じてい
た。
用いた場合には、次のような２種類の方式があ
る。第１は量子干渉型ジヨセフソン素子に直接入
力信号を加え、その量子化現象すなわち前述のヒ
ステリシス特性を直接用いた電流注入型であり、
第２は単一接合あるいは量子干渉型ジヨセフソン
素子に入力信号線を設けた前述の磁界結合型であ
る。第１の方式は素子に流れる電流を変化させる
ことによつて素子のスイツチングを行うものであ
り、入出力端子を分離する素子を必要とし、回路
が複雑となつていた。第２の方式は入力信号に対
する動作マージンが狭く、誤動作等を生じてい
た。
(4) 発明の目的
本発明は前記問題点を解決するものであり、そ
の目的は回路構成が簡単で動作マージンが広いジ
ヨセフソン論理回路を提供することにある。
の目的は回路構成が簡単で動作マージンが広いジ
ヨセフソン論理回路を提供することにある。
(5) 発明の構成
本発明の特徴とするところは、ジヨセフソン素
子と磁界結合する入力信号線を有する磁界結合ジ
ヨセフソン素子を複数個直列に接続した直列回路
と、これに並列に接続される永久電流防止抵抗を
設けた負荷回路を有する論理回路において、前記
直列回路の信号入力時の電圧状態の電圧が、前記
負荷回路のジヨセフソン素子の電圧状態の電圧よ
り高く調整されてなることを特徴とするジヨセフ
ソン論理回路にあり、 また、ジヨセフソン素子と磁界結合する入力信
号線を有する第１の磁界結合ジヨセフソン素子と
これに並列に接続される負荷回路を有し、該負荷
回路は永久電流防止抵抗とジヨセフソン素子と第
２の磁界結合ジヨセフソン素子の直列回路を有
し、前記第１の磁界結合ジヨセフソン素子の電圧
状態の電圧が、前記負荷回路のジヨセフソン素子
の電圧状態の電圧より高く、該負荷回路のジヨセ
フソン素子と第２の磁界結合ジヨセフソン素子の
電圧状態の電圧の和よりも低く調整され、前記第
１の磁界結合ジヨセフソン素子の入力信号線には
クロツク信号を、前記第２の磁界結合ジヨセフソ
ン素子の入力信号線には入力信号を入力し、イン
バータ機能を有することを特徴とするジヨセフソ
ン論理回路にあり、 さらに、ジヨセフソン素子と磁界結合する複数
の入力信号線を有する第１の磁界結合ジヨセフソ
ン素子とこれに並列に接続される負荷回路を有
し、該負荷回路は永久電流防止抵抗とジヨセフソ
ン素子と磁界結合する入力信号線を有する複数の
第２の磁界結合ジヨセフソン素子の直列回路を有
し、前記第１の磁界結合ジヨセフソン素子の電圧
状態の電圧が、前記負荷回路の第２の磁界結合ジ
ヨセフソン素子の電圧状態の電圧より高く、前記
負荷回路のすべての第２の磁界結合ジヨセフソン
素子の電圧状態の電圧の和よりも低く調整され、
前記複数の第２の磁界結合ジヨセフソン素子の入
力信号線は前記第１の磁界結合ジヨセフソン素子
の複数の入力信号線に接続されたことを特徴とす
るジヨセフソン論理回路にある。
子と磁界結合する入力信号線を有する磁界結合ジ
ヨセフソン素子を複数個直列に接続した直列回路
と、これに並列に接続される永久電流防止抵抗を
設けた負荷回路を有する論理回路において、前記
直列回路の信号入力時の電圧状態の電圧が、前記
負荷回路のジヨセフソン素子の電圧状態の電圧よ
り高く調整されてなることを特徴とするジヨセフ
ソン論理回路にあり、 また、ジヨセフソン素子と磁界結合する入力信
号線を有する第１の磁界結合ジヨセフソン素子と
これに並列に接続される負荷回路を有し、該負荷
回路は永久電流防止抵抗とジヨセフソン素子と第
２の磁界結合ジヨセフソン素子の直列回路を有
し、前記第１の磁界結合ジヨセフソン素子の電圧
状態の電圧が、前記負荷回路のジヨセフソン素子
の電圧状態の電圧より高く、該負荷回路のジヨセ
フソン素子と第２の磁界結合ジヨセフソン素子の
電圧状態の電圧の和よりも低く調整され、前記第
１の磁界結合ジヨセフソン素子の入力信号線には
クロツク信号を、前記第２の磁界結合ジヨセフソ
ン素子の入力信号線には入力信号を入力し、イン
バータ機能を有することを特徴とするジヨセフソ
ン論理回路にあり、 さらに、ジヨセフソン素子と磁界結合する複数
の入力信号線を有する第１の磁界結合ジヨセフソ
ン素子とこれに並列に接続される負荷回路を有
し、該負荷回路は永久電流防止抵抗とジヨセフソ
ン素子と磁界結合する入力信号線を有する複数の
第２の磁界結合ジヨセフソン素子の直列回路を有
し、前記第１の磁界結合ジヨセフソン素子の電圧
状態の電圧が、前記負荷回路の第２の磁界結合ジ
ヨセフソン素子の電圧状態の電圧より高く、前記
負荷回路のすべての第２の磁界結合ジヨセフソン
素子の電圧状態の電圧の和よりも低く調整され、
前記複数の第２の磁界結合ジヨセフソン素子の入
力信号線は前記第１の磁界結合ジヨセフソン素子
の複数の入力信号線に接続されたことを特徴とす
るジヨセフソン論理回路にある。
(6) 発明の実施例
以下、本発明を図面を用いて詳細に説明する。
第１図は本発明の第１の実施例を示す。第１図
ａはその回路図、第１図ｂ，ｃはその動作特性を
それぞれ示す。磁界結合ジヨセフソン素子J1，J2
…Joを直列接続し、それと並列に抵抗r1とジヨセ
フソン素子Jl1，Jl2…Jloの直列回路を接続する。
ａはその回路図、第１図ｂ，ｃはその動作特性を
それぞれ示す。磁界結合ジヨセフソン素子J1，J2
…Joを直列接続し、それと並列に抵抗r1とジヨセ
フソン素子Jl1，Jl2…Jloの直列回路を接続する。
磁界結合ジヨセフソン素子J1，J2…Joのうち１
つの磁界結合素子がスイツチしていないとする。
このとき、直列接続された磁界結合ジヨセフソン
素子は第１図ｂの曲線Q1の特性となる。この状
態のときの動作点は負荷曲線Q2と曲線Q1の交点
であるからして、点ａが動作点となる。
つの磁界結合素子がスイツチしていないとする。
このとき、直列接続された磁界結合ジヨセフソン
素子は第１図ｂの曲線Q1の特性となる。この状
態のときの動作点は負荷曲線Q2と曲線Q1の交点
であるからして、点ａが動作点となる。
磁界結合ジヨセフソン素子J1，J2…Joのすべて
がスイツチした場合には特性曲線は曲線Q3とな
り動作点は点ｂとなる。複数個の磁界結合ジヨセ
フソン素子がスイツチしていない場合には磁界結
合ジヨセフソン素子に電流が流れ、その電流値は
動作点ａの電流値と等しい。
がスイツチした場合には特性曲線は曲線Q3とな
り動作点は点ｂとなる。複数個の磁界結合ジヨセ
フソン素子がスイツチしていない場合には磁界結
合ジヨセフソン素子に電流が流れ、その電流値は
動作点ａの電流値と等しい。
すなわち、前述の動作においては、入力I1，I2
…Ioに電流が流れ、すべての磁界結合ジヨセフソ
ン素子J1，J2…Joがスイツチした場合にのみ負荷
に電流が流れ、それ以外の場合には流れない。こ
れは、AND論理を意味している。なお、このと
き、磁界結合ジヨセフソン素子J1，J2…Joの電圧
状態の電圧の和は負荷回路ジヨセフソン素子の電
圧状態の電圧より高く調整されている。
…Ioに電流が流れ、すべての磁界結合ジヨセフソ
ン素子J1，J2…Joがスイツチした場合にのみ負荷
に電流が流れ、それ以外の場合には流れない。こ
れは、AND論理を意味している。なお、このと
き、磁界結合ジヨセフソン素子J1，J2…Joの電圧
状態の電圧の和は負荷回路ジヨセフソン素子の電
圧状態の電圧より高く調整されている。
第１図において、磁界結合ジヨセフソン素子
J1，J2…Joとジヨセフソン素子Jl1，Jl2…Jloのギヤ
ツプ電圧を変えずに、接合面積，抵抗rlを変える
ことにより、第１図ｂに示した特性と同様の第１
図ｃに示した動作をするジヨセフソン論理回路を
得ることができる。
J1，J2…Joとジヨセフソン素子Jl1，Jl2…Jloのギヤ
ツプ電圧を変えずに、接合面積，抵抗rlを変える
ことにより、第１図ｂに示した特性と同様の第１
図ｃに示した動作をするジヨセフソン論理回路を
得ることができる。
第２図は本発明の第２の実施例であり、磁界結
合実施例素子J1′，J2′…Jo′とジヨセフソン素子
Jl1′，Jl2′…Jlo′をそれぞれ偶数個と奇数個たとえ
ば第２図では２個と３個直列接続させた場合であ
る。この動作も前述と同様にAND論理を有する。
合実施例素子J1′，J2′…Jo′とジヨセフソン素子
Jl1′，Jl2′…Jlo′をそれぞれ偶数個と奇数個たとえ
ば第２図では２個と３個直列接続させた場合であ
る。この動作も前述と同様にAND論理を有する。
前述での本発明の実施例における論理動作はす
べてAND論理であるが、動作点を選択すること
により、OR論理，多数決論理，インバータらの
各種論理動作にすることが可能であり、さらに
EOR論理をも回路構成の一部変更によつて可能
となる。
べてAND論理であるが、動作点を選択すること
により、OR論理，多数決論理，インバータらの
各種論理動作にすることが可能であり、さらに
EOR論理をも回路構成の一部変更によつて可能
となる。
以下では、さらに詳しくAND，OR，多数決，
インバータ，EOR各論理について本発明の実施
例を用いて説明する。
インバータ，EOR各論理について本発明の実施
例を用いて説明する。
第３図は２入力AND論理を示す本発明の第３
の実施例を示し、ａは回路構成図を、ｂは動作曲
線図をそれぞれ示す。入力が共に零すなわち磁界
結合ジヨセフソン素子Ja1，Ja2が共にスイツチし
ていない場合は動作点は第３図ｂの点a′となる。
また、そのどちらか一方がスイツチした場合には
動作点は点b′となる。これらの状態では磁界結合
ジヨセフソン素子Ja1，Ja2に電流が流れ、負荷回
路すなわち抵抗rlとジヨセフソン素子Jla1には電
流は流れない。入力が共に１となつた場合すなわ
ち磁界結合ジヨセフソン素子Ja1，Ja2が共にスイ
ツチした場合には動作点は点c′となり負荷回路に
電流が流れる。すなわち、入力が共に論理１のと
きのみ負荷に電流が流れ、その他の場合には流れ
ず、負荷に電流が流れる状態が論理１であるから
して、この回路はAND論理動作となる。この回
路では磁界結合ジヨセフソン素子Ja1，Ja2の電圧
状態の電圧の和はJla1の電圧状態の電圧より高く
なつている。
の実施例を示し、ａは回路構成図を、ｂは動作曲
線図をそれぞれ示す。入力が共に零すなわち磁界
結合ジヨセフソン素子Ja1，Ja2が共にスイツチし
ていない場合は動作点は第３図ｂの点a′となる。
また、そのどちらか一方がスイツチした場合には
動作点は点b′となる。これらの状態では磁界結合
ジヨセフソン素子Ja1，Ja2に電流が流れ、負荷回
路すなわち抵抗rlとジヨセフソン素子Jla1には電
流は流れない。入力が共に１となつた場合すなわ
ち磁界結合ジヨセフソン素子Ja1，Ja2が共にスイ
ツチした場合には動作点は点c′となり負荷回路に
電流が流れる。すなわち、入力が共に論理１のと
きのみ負荷に電流が流れ、その他の場合には流れ
ず、負荷に電流が流れる状態が論理１であるから
して、この回路はAND論理動作となる。この回
路では磁界結合ジヨセフソン素子Ja1，Ja2の電圧
状態の電圧の和はJla1の電圧状態の電圧より高く
なつている。
第４図は本発明の第４の実施例を示し、ａは回
路構成図、ｂはその動作曲線図をそれぞれ示す。
この第４の実施例では多数決論理の動作をする。
磁界結合ジヨセフソン素子Jt1，Jt2，Jt3の直列接
続とそれに並列に抵抗rlとジヨセフソン素子Jltの
直列接続の負荷回路が接続される。曲線Q6は３
個の磁界結合ジヨセフソン素子Jt1〜Jt3のすべて
がスイツチした場合、曲線Q5はそのうちの１個
がスイツチしていない場合、曲線Q4はそのうち
の２個がスイツチしない場合の特性曲線である。
入力がすべて零の場合には、動作点は点ａとな
り、入力のうち１入力が１たとえば入力I1にのみ
電流が流れている場合には動作点は点ｂとなる。
これらの動作点ａ，ｂでは負荷に電流は流れな
い。２入力に電流が流れた場合には動作点は点ｃ
となり、また全部に流れた場合には動作点は点ｄ
となる。この状態では負荷回路に電流が流れる。
すなわち、この回路の動作は、３入力のうち２入
力以上に電流が流れると出力は１となり、この回
路は２／３多数決論理を有している。ここでは、
磁界結合ジヨセフソン素子のうち２個の電圧状態
の電圧の和がジヨセフソン素子Jltの電圧状態の電
圧より高く調整されている。
路構成図、ｂはその動作曲線図をそれぞれ示す。
この第４の実施例では多数決論理の動作をする。
磁界結合ジヨセフソン素子Jt1，Jt2，Jt3の直列接
続とそれに並列に抵抗rlとジヨセフソン素子Jltの
直列接続の負荷回路が接続される。曲線Q6は３
個の磁界結合ジヨセフソン素子Jt1〜Jt3のすべて
がスイツチした場合、曲線Q5はそのうちの１個
がスイツチしていない場合、曲線Q4はそのうち
の２個がスイツチしない場合の特性曲線である。
入力がすべて零の場合には、動作点は点ａとな
り、入力のうち１入力が１たとえば入力I1にのみ
電流が流れている場合には動作点は点ｂとなる。
これらの動作点ａ，ｂでは負荷に電流は流れな
い。２入力に電流が流れた場合には動作点は点ｃ
となり、また全部に流れた場合には動作点は点ｄ
となる。この状態では負荷回路に電流が流れる。
すなわち、この回路の動作は、３入力のうち２入
力以上に電流が流れると出力は１となり、この回
路は２／３多数決論理を有している。ここでは、
磁界結合ジヨセフソン素子のうち２個の電圧状態
の電圧の和がジヨセフソン素子Jltの電圧状態の電
圧より高く調整されている。
第５図は本発明の第５の実施例の動作曲線を示
す。第４図に示した本発明の第４の実施例とその
回路構成は同じであるが、負荷用のジヨセフソン
素子の特性が異なつており、負荷曲線は第５図に
示した曲線Q7′となつている。これにより、すべ
ての入力に電流が流れない場合のみ動作点は点ａ
となり、その他の場合すなわち、少なくとも１つ
の入力に電流が流れた場合には動作点は点ｂ，
ｃ，ｄとなる。ここで点ｂ，ｃ，ｄはほぼ同一の
点上にある。すなわち、第５図に示した特性曲線
の場合にはこの回路はOR論理の動作を有する。
ここでは磁界結合ジヨセフソン素子Jt1，Jt2，Jt3
の電圧状態の電圧はジヨセフソン素子Jltの電圧状
態の電圧より高く調整されている。
す。第４図に示した本発明の第４の実施例とその
回路構成は同じであるが、負荷用のジヨセフソン
素子の特性が異なつており、負荷曲線は第５図に
示した曲線Q7′となつている。これにより、すべ
ての入力に電流が流れない場合のみ動作点は点ａ
となり、その他の場合すなわち、少なくとも１つ
の入力に電流が流れた場合には動作点は点ｂ，
ｃ，ｄとなる。ここで点ｂ，ｃ，ｄはほぼ同一の
点上にある。すなわち、第５図に示した特性曲線
の場合にはこの回路はOR論理の動作を有する。
ここでは磁界結合ジヨセフソン素子Jt1，Jt2，Jt3
の電圧状態の電圧はジヨセフソン素子Jltの電圧状
態の電圧より高く調整されている。
第６図は本発明の第６の実施例を示す。第６図
ａはその回路図、ｂはその特性曲線図をそれぞれ
示す。負荷回路は抵抗rlと磁界結合ジヨセフソン
素子Jl1とジヨセフソン素子Jiの直列接続よりな
り、その回路に磁界結合ジヨセフソン素子Jcが並
列に接続されている。
ａはその回路図、ｂはその特性曲線図をそれぞれ
示す。負荷回路は抵抗rlと磁界結合ジヨセフソン
素子Jl1とジヨセフソン素子Jiの直列接続よりな
り、その回路に磁界結合ジヨセフソン素子Jcが並
列に接続されている。
バイアス電流IBが前述の回路に流れ、入力信号
Iioが入力された後タイミング入力Icが入力され
る。入力信号Iio，タイミング入力Icが入力される
前ではバイアス電流IBは磁界結合ジヨセフソン素
子Jcに流れる。このときの動作点は第６図ｂの点
ａとなる。次に入力信号が入力されても磁界結合
ジヨセフソン素子Jliには電流が流れず、動作点は
変化せず点ａのままである。次にタイミング入力
が与えられると、入力信号Iioの値すなわち論理
「０」，「１」によつて動作点は点ｃまたは点ｂに
移動する。
Iioが入力された後タイミング入力Icが入力され
る。入力信号Iio，タイミング入力Icが入力される
前ではバイアス電流IBは磁界結合ジヨセフソン素
子Jcに流れる。このときの動作点は第６図ｂの点
ａとなる。次に入力信号が入力されても磁界結合
ジヨセフソン素子Jliには電流が流れず、動作点は
変化せず点ａのままである。次にタイミング入力
が与えられると、入力信号Iioの値すなわち論理
「０」，「１」によつて動作点は点ｃまたは点ｂに
移動する。
磁界結合ジヨセフソン素子Jcの特性曲線は曲線
Q8である。負荷曲線は磁界結合ジヨセフソン素
子Jliがスイツチしない場合には曲線Q9となり、ス
イツチした場合には曲線Q10となる。すなわち、
点ｃにおいては入力信号Iioが論理「１」，換言す
ると電流が流れた場合における動作点を示し、点
ｂは入力信号Iioが論理「０」の場合である。負荷
回路に電流IBが流れるのは点ｂの場合であり、点
ｃの場合には負荷回路では電流は流れない。而し
て第６図ａに示した回路はタイミング信号によつ
て入力信号Iioに対してインバータ機能を有する動
作する。ここでは、磁界結合ジヨセフソン素子Jc
の電圧状態の電圧が、負荷回路のジヨセフソン素
子Jiの電圧状態の電圧より高く、負荷回路のジヨ
セフソン素子Jiと第２の磁界結合ジヨセフソン素
子Jliの電圧状態の電圧の和よりも、低く調整され
ている。
Q8である。負荷曲線は磁界結合ジヨセフソン素
子Jliがスイツチしない場合には曲線Q9となり、ス
イツチした場合には曲線Q10となる。すなわち、
点ｃにおいては入力信号Iioが論理「１」，換言す
ると電流が流れた場合における動作点を示し、点
ｂは入力信号Iioが論理「０」の場合である。負荷
回路に電流IBが流れるのは点ｂの場合であり、点
ｃの場合には負荷回路では電流は流れない。而し
て第６図ａに示した回路はタイミング信号によつ
て入力信号Iioに対してインバータ機能を有する動
作する。ここでは、磁界結合ジヨセフソン素子Jc
の電圧状態の電圧が、負荷回路のジヨセフソン素
子Jiの電圧状態の電圧より高く、負荷回路のジヨ
セフソン素子Jiと第２の磁界結合ジヨセフソン素
子Jliの電圧状態の電圧の和よりも、低く調整され
ている。
第７図は本発明の第７の実施例を示す。第７図
ａはその回路図、ｂはその特性曲線図を示す。
ａはその回路図、ｂはその特性曲線図を示す。
負荷回路は抵抗rlと磁界結合ジヨセフソン素子
Jel1，Jel2の直列接続よりなり、それに２入力信号
線を有する磁界結合ジヨセフソン素子Je1が並列
に接続されている。さらに、磁界結合ジヨセフソ
ン素子Jel1，Jel2の入力信号線は磁界結合ジヨセフ
ソン素子Je1の２個の入力信号線のそれぞれに接
続されている。
Jel1，Jel2の直列接続よりなり、それに２入力信号
線を有する磁界結合ジヨセフソン素子Je1が並列
に接続されている。さらに、磁界結合ジヨセフソ
ン素子Jel1，Jel2の入力信号線は磁界結合ジヨセフ
ソン素子Je1の２個の入力信号線のそれぞれに接
続されている。
曲線Q11は磁界結合ジヨセフソン素子Je1の特性
曲線を曲線Q12は磁界結合ジヨセフソン素子Jel1，
Jel2のうちどちらか一方がスイツチした場合の負
荷曲線を、曲線Q13は磁界結合ジヨセフソン素子
Jel1，Jel2が共にスイツチした場合の負荷曲線をそ
れぞれ示す。
曲線を曲線Q12は磁界結合ジヨセフソン素子Jel1，
Jel2のうちどちらか一方がスイツチした場合の負
荷曲線を、曲線Q13は磁界結合ジヨセフソン素子
Jel1，Jel2が共にスイツチした場合の負荷曲線をそ
れぞれ示す。
入力信号Iio1，Iio2が共に電流が零すなわち論理
「０」のとき、その動作点は点ａとなる。また入
力信号Iio1，Iio2が共に論理「１」である場合には
動作点は点ｃとなる。なぜならば、このときすべ
ての磁界結合ジヨセフソン素子Je1，Jel1，Jel2は
スイツチしているからである。この状態すなわち
入力信号が共に論理「１」，あるいは論理「０」
の状態では負荷回路に電流が流れない。磁界結合
ジヨセフソン素子Jel1，Jel2の入力信号線の一方に
電流が流れた場合、すなわち入力信号の一方が論
理「１」，他方が論理「０」の場合には、そのと
きの負荷曲線が曲線Q12であるからして動作点は
点ｂとなる。このときは負荷に電流が流れる。換
言すれば、２入力信号に対し、２入力のうち一方
にのみ電流が流れた場合、負荷に電流が流れ、そ
の他の場合すなわち、共に電流が零あるいは電流
が流れた場合には負荷回路に電流は流れない。而
してこの回路は排他的論理和、換言すればEOR
論理を有する。ここでは、磁界結合ジヨセフソン
素子Je1の電圧状態の電圧が、負荷回路の２つの
磁界結合ジヨセフソン素子Jel1，Jel2の内のどちら
かの電圧状態の電圧より高く、該負荷回路の２つ
の磁界結合ジヨセフソン素子が共に電圧状態の電
圧の和よりも、低く調整されている。
「０」のとき、その動作点は点ａとなる。また入
力信号Iio1，Iio2が共に論理「１」である場合には
動作点は点ｃとなる。なぜならば、このときすべ
ての磁界結合ジヨセフソン素子Je1，Jel1，Jel2は
スイツチしているからである。この状態すなわち
入力信号が共に論理「１」，あるいは論理「０」
の状態では負荷回路に電流が流れない。磁界結合
ジヨセフソン素子Jel1，Jel2の入力信号線の一方に
電流が流れた場合、すなわち入力信号の一方が論
理「１」，他方が論理「０」の場合には、そのと
きの負荷曲線が曲線Q12であるからして動作点は
点ｂとなる。このときは負荷に電流が流れる。換
言すれば、２入力信号に対し、２入力のうち一方
にのみ電流が流れた場合、負荷に電流が流れ、そ
の他の場合すなわち、共に電流が零あるいは電流
が流れた場合には負荷回路に電流は流れない。而
してこの回路は排他的論理和、換言すればEOR
論理を有する。ここでは、磁界結合ジヨセフソン
素子Je1の電圧状態の電圧が、負荷回路の２つの
磁界結合ジヨセフソン素子Jel1，Jel2の内のどちら
かの電圧状態の電圧より高く、該負荷回路の２つ
の磁界結合ジヨセフソン素子が共に電圧状態の電
圧の和よりも、低く調整されている。
また、上記第１乃至第７の実施例において、
各々負荷回路には該負荷回路に設けられるジヨセ
フソン素子に対して直列に抵抗rlを設けている。
この抵抗rlを設けたことにより、バイアス電流側
のジヨセフソン素子を含む回路と負荷回路により
形成される閉ループに永久電流が流れるのを防止
できる。
各々負荷回路には該負荷回路に設けられるジヨセ
フソン素子に対して直列に抵抗rlを設けている。
この抵抗rlを設けたことにより、バイアス電流側
のジヨセフソン素子を含む回路と負荷回路により
形成される閉ループに永久電流が流れるのを防止
できる。
本発明の実施例を用いて詳細な説明を行つた。
実施例では２入力あるいは３入力の論理回路を用
いているが、これは多入力の論理回路にも応用で
き、さらに、前述の論理回路を組合せることによ
りNAND論理，NOR論理，ENOR論理等の他、
多種の複雑な論理回路を構成することが可能であ
る。
実施例では２入力あるいは３入力の論理回路を用
いているが、これは多入力の論理回路にも応用で
き、さらに、前述の論理回路を組合せることによ
りNAND論理，NOR論理，ENOR論理等の他、
多種の複雑な論理回路を構成することが可能であ
る。
(7) 発明の効果
本発明はジヨセフソン素子を負荷として使用
し、ジヨセフソン素子が有する非線形性を利用し
たものである。本発明によれば動作マージンの広
い各種ジヨセフソン論理回路を得ることが可能と
なり、さらに、抵抗素子よりジヨセフソン素子が
専有する面積や体積は小さく、集積度の高いジヨ
セフソン論理回路が可能となる。また永久電流が
流れるのを防止できる。
し、ジヨセフソン素子が有する非線形性を利用し
たものである。本発明によれば動作マージンの広
い各種ジヨセフソン論理回路を得ることが可能と
なり、さらに、抵抗素子よりジヨセフソン素子が
専有する面積や体積は小さく、集積度の高いジヨ
セフソン論理回路が可能となる。また永久電流が
流れるのを防止できる。
第１図ａ，第２図，第３図ａは本発明の第１〜
第３の実施例のAND論理の回路図、第１図ｂ，
ｃ，第３図ｂはその動作点を示す特性曲線図、第
４図ａは本発明の第４の実施例の多数決論理の回
路図、第４図ｂはその動作点を示す特性曲線図、
第５図は本発明のOR論理を示す特性曲線図、第
６図ａ，第７図ａは本発明の第６，第７の実施例
のインバータ，排他的論理和の論理のそれぞれの
回路図、第６図ｂ，第７図ｂはその動作点を示す
特性曲線図である。 J1，J2…Jo，J1′，J2′，Jo′，Ja1，Ja2，Jt1，
Jt2，Jt3，Jli，Jc，Je1，Jel1，Jel2……磁界結合ジ
ヨセフソン素子、Jl1，Jl2…Jlo，Jl1′…Jlo′，Jla1
，
Jlt，Ji…ジヨセフソン素子、rl…抵抗。
第３の実施例のAND論理の回路図、第１図ｂ，
ｃ，第３図ｂはその動作点を示す特性曲線図、第
４図ａは本発明の第４の実施例の多数決論理の回
路図、第４図ｂはその動作点を示す特性曲線図、
第５図は本発明のOR論理を示す特性曲線図、第
６図ａ，第７図ａは本発明の第６，第７の実施例
のインバータ，排他的論理和の論理のそれぞれの
回路図、第６図ｂ，第７図ｂはその動作点を示す
特性曲線図である。 J1，J2…Jo，J1′，J2′，Jo′，Ja1，Ja2，Jt1，
Jt2，Jt3，Jli，Jc，Je1，Jel1，Jel2……磁界結合ジ
ヨセフソン素子、Jl1，Jl2…Jlo，Jl1′…Jlo′，Jla1
，
Jlt，Ji…ジヨセフソン素子、rl…抵抗。
Claims (1)
- 【特許請求の範囲】 １ ジヨセフソン素子と磁界結合する入力信号線
を有する磁界結合ジヨセフソン素子を複数個直列
に接続した直列回路と、これに並列に接続される
永久電流防止抵抗を設けた負荷回路を有する論理
回路において、 前記直列回路の信号入力時の電圧状態の電圧
が、前記負荷回路のジヨセフソン素子の電圧状態
の電圧より高く調整されてなることを特徴とする
ジヨセフソン論理回路。 ２ 前記磁界結合ジヨセフソン素子がすべてスイ
ツチしたときに磁界結合ジヨセフソン素子の電圧
状態の電圧の和が前記負荷回路のジヨセフソン素
子の電圧状態の電圧より高く調整されて論理積機
能を有することを特徴とする特許請求の範囲第１
項記載のジヨセフソン論理回路。 ３ 前記磁界結合ジヨセフソン素子のそれぞれの
電圧状態の電圧は前記負荷回路のジヨセフソン素
子の電圧状態の電圧より高く調整されて論理和機
能を有することを特徴とする特許請求の範囲第１
項記載のジヨセフソン論理回路。 ４ 前記磁界結合ジヨセフソン素子のうち少なく
とも２個以上がスイツチして電圧状態のとき、前
記スイツチした磁界結合ジヨセフソン素子の電圧
状態の電圧の和が前記負荷回路のジヨセフソン素
子の電圧状態の電圧より高く調整されて多数決論
理機能を有することを特徴とする特許請求の範囲
第１項記載のジヨセフソン論理回路。 ５ ジヨセフソン素子と磁界結合する入力信号線
を有する第１の磁界結合ジヨセフソン素子とこれ
に並列に接続される負荷回路を有し、該負荷回路
は永久電流防止抵抗とジヨセフソン素子と第２の
磁界結合ジヨセフソン素子の直列回路を有し、 前記第１の磁界結合ジヨセフソン素子の電圧状
態の電圧が、前記負荷回路のジヨセフソン素子の
電圧状態の電圧より高く、該負荷回路のジヨセフ
ソン素子と第２の磁界結合ジヨセフソン素子の電
圧状態の電圧の和よりも低く調整され、 前記第１の磁界結合ジヨセフソン素子の入力信
号線にはクロツク信号を、前記第２の磁界結合ジ
ヨセフソン素子の入力信号線には入力信号を入力
し、インバータ機能を有することを特徴とするジ
ヨセフソン論理回路。 ６ ジヨセフソン素子と磁界結合する複数の入力
信号線を有する第１の磁界結合ジヨセフソン素子
とこれに並列に接続される負荷回路を有し、該負
荷回路は永久電流防止抵抗とジヨセフソン素子と
磁界結合する入力信号線を有する複数の第２の磁
界結合ジヨセフソン素子の直列回路を有し、 前記第１の磁界結合ジヨセフソン素子の電圧状
態の電圧が、前記負荷回路の第２の磁界結合ジヨ
セフソン素子の電圧状態の電圧より高く、前記負
荷回路のすべての第２の磁界結合ジヨセフソン素
子の電圧状態の電圧の和よりも低く調整され、前
記複数の第２の磁界結合ジヨセフソン素子の入力
信号線は前記第１の磁界結合ジヨセフソン素子の
複数の入力信号線に接続されたことを特徴とする
ジヨセフソン論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030014A JPS58147239A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030014A JPS58147239A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147239A JPS58147239A (ja) | 1983-09-02 |
| JPH047132B2 true JPH047132B2 (ja) | 1992-02-10 |
Family
ID=12291999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030014A Granted JPS58147239A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147239A (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3843895A (en) * | 1973-06-29 | 1974-10-22 | Ibm | Two-way or circuit using josephson tunnelling technology |
| JPS5645337A (en) * | 1979-09-11 | 1981-04-25 | Hitachi Ltd | Feeding and assembling device for parts |
| JPS6053966B2 (ja) * | 1980-07-15 | 1985-11-28 | 富士通株式会社 | ジョセフソン論理ゲ−ト |
| US4365317A (en) * | 1980-08-06 | 1982-12-21 | International Business Machines Corporation | Superconductive latch circuit |
-
1982
- 1982-02-26 JP JP57030014A patent/JPS58147239A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147239A (ja) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043698A (en) | Voltage level shifter | |
| JPS5856374A (ja) | ジヨセフソン論理積装置 | |
| US4611132A (en) | Circuit utilizing Josephson effect | |
| EP0138126A2 (en) | Logic circuit with low power structure | |
| EP0074604B1 (en) | Circuit utilizing josephson effect | |
| JPS6157738B2 (ja) | ||
| JPH047131B2 (ja) | ||
| JPS622732B2 (ja) | ||
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPH0136199B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JPS60793B2 (ja) | ジヨセフソン素子を用いた論理回路 | |
| JPH0425639B2 (ja) | ||
| JPH04219853A (ja) | 書込み応答回路 | |
| JPS64850B2 (ja) | ||
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPH0417566B2 (ja) | ||
| JPH05191253A (ja) | ジョセフソン極性切換型駆動回路 | |
| JPS60125018A (ja) | 超伝導論理ゲ−ト | |
| US3271582A (en) | Magnetic core logic circuits | |
| JPS6347369B2 (ja) | ||
| JPS622730B2 (ja) | ||
| JPH0544203B2 (ja) | ||
| JPS6347286B2 (ja) |