JPS6158320A - 超伝導論理ゲ−ト - Google Patents
超伝導論理ゲ−トInfo
- Publication number
- JPS6158320A JPS6158320A JP59179427A JP17942784A JPS6158320A JP S6158320 A JPS6158320 A JP S6158320A JP 59179427 A JP59179427 A JP 59179427A JP 17942784 A JP17942784 A JP 17942784A JP S6158320 A JPS6158320 A JP S6158320A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- voltage
- input signal
- terminal
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
- H03K19/1956—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current using an inductorless circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は初期遅延の小さく超高速動作が可能な超伝導論
理ｆ−）に関するものである。
理ｆ−）に関するものである。
従来、小形高集積化が可能な超伝導論理ゲートとして電
流注入形の回路が用いられている。
流注入形の回路が用いられている。
この電流注入形回路において電流利得を得るためには、
例えば第５図のような回路が用いられている。図中、１
は入力端子、２はバイアス端子、３は出力端子、Ｒ，、
Ｒ，はバイアス信号供給用抵抗＋ＲＩＦは入力信号を効
率的に後段にフィードするためのバイパス抵抗、Ｊ、は
入力信号検出用接合、Ｊ、は出力信号励振用接合である
。このケ°−トにおいては、■バイアス信号を入力した
段階で入力端子１に入力信号が印加されると、接合Ｊ１
がスイッチし、■その結果、入力信号と接合Ｊ１に流れ
ていたバイアス信号が接合Ｊ、側に切りかえられ接合Ｊ
、がスイッチする。［有］接合Ｊ１゜Ｊ！がスイッチす
ると（入力信号に比し大きなレベルをもつ）バイアス信
号が出力端子３に取り出される。
例えば第５図のような回路が用いられている。図中、１
は入力端子、２はバイアス端子、３は出力端子、Ｒ，、
Ｒ，はバイアス信号供給用抵抗＋ＲＩＦは入力信号を効
率的に後段にフィードするためのバイパス抵抗、Ｊ、は
入力信号検出用接合、Ｊ、は出力信号励振用接合である
。このケ°−トにおいては、■バイアス信号を入力した
段階で入力端子１に入力信号が印加されると、接合Ｊ１
がスイッチし、■その結果、入力信号と接合Ｊ１に流れ
ていたバイアス信号が接合Ｊ、側に切りかえられ接合Ｊ
、がスイッチする。［有］接合Ｊ１゜Ｊ！がスイッチす
ると（入力信号に比し大きなレベルをもつ）バイアス信
号が出力端子３に取り出される。
このスイッチング動作において、抵抗ＲＢＰは入力信号
を効率的に接合Ｊ２に７４−ト’する役割を果している
。
を効率的に接合Ｊ２に７４−ト’する役割を果している
。
このようカ素子において、入力信号検出用接合Ｊ１が、
入力信号とバイアス信号とによりでスイッチする際に一
種の非線形インダクタンス（接合の位相をφとするとΦ
。／（２π■。−）なるインダクタンス。スイッチはφ
＝π／２で起る。従ってスイッチ直前で非常に大きなイ
ンダクタンスとなる。）として働く結果、注入した入力
信号の一部が抵抗ＲＢＰを通した方向にもれ出すことに
なる。このため、注入電流が有効に接合Ｊ１に流れず、
初期遅延が増大する。この遅延は入力信号のレベルが小
さいときに問題となるもので、抵抗ＲＢＰとほぼ逆比例
した大きさをもつ。
入力信号とバイアス信号とによりでスイッチする際に一
種の非線形インダクタンス（接合の位相をφとするとΦ
。／（２π■。−）なるインダクタンス。スイッチはφ
＝π／２で起る。従ってスイッチ直前で非常に大きなイ
ンダクタンスとなる。）として働く結果、注入した入力
信号の一部が抵抗ＲＢＰを通した方向にもれ出すことに
なる。このため、注入電流が有効に接合Ｊ１に流れず、
初期遅延が増大する。この遅延は入力信号のレベルが小
さいときに問題となるもので、抵抗ＲＢＰとほぼ逆比例
した大きさをもつ。
このため、この初期遅延を軽減するために抵抗ＲＩＩＰ
を除去すると、Ｊユスイッチ後に効率的に接合Ｊ、に電
流を切り換えることが困難となり、ゲートとしての動作
マージンが減少するという欠点が生じていた。
を除去すると、Ｊユスイッチ後に効率的に接合Ｊ、に電
流を切り換えることが困難となり、ゲートとしての動作
マージンが減少するという欠点が生じていた。
本発明はバイパス抵抗のかわりに小さな電圧レベルでは
大きな抵抗値をもちかつ大きな電圧レベルでは小さな抵
抗値を呈する非線形抵抗素子を導入することにより、初
期遅延の小さい超伝導＠理ゲートを実現したもので、以
下図面について詳細に説明する◎ 〔発明の実施例〕 第１図は本発明の一実施例でらる。図中、１は入力端子
、２はバイアス端子、３は出力端子。
大きな抵抗値をもちかつ大きな電圧レベルでは小さな抵
抗値を呈する非線形抵抗素子を導入することにより、初
期遅延の小さい超伝導＠理ゲートを実現したもので、以
下図面について詳細に説明する◎ 〔発明の実施例〕 第１図は本発明の一実施例でらる。図中、１は入力端子
、２はバイアス端子、３は出力端子。
Ｒ，、Ｒ，はバイアス信号供給用抵抗、Ｊｌは入力信号
検出用接合、Ｊ！は出力信号励振用接合ｔ ＪＮは入力
信号検出用接合Ｊ１と出力信号励振用接合Ｊ８の間に接
続された例えば超伝尋−常伝４接合等の非線形抵抗素子
でちり、その両端に印加される電圧が微小なときには高
抵抗値を呈し、一定以上の電圧のもとでは低抵抗値を示
す。
検出用接合、Ｊ！は出力信号励振用接合ｔ ＪＮは入力
信号検出用接合Ｊ１と出力信号励振用接合Ｊ８の間に接
続された例えば超伝尋−常伝４接合等の非線形抵抗素子
でちり、その両端に印加される電圧が微小なときには高
抵抗値を呈し、一定以上の電圧のもとでは低抵抗値を示
す。
この実施例は第５図におけるバイパス抵抗ＲＢＦを非線
形抵抗素子ＪＮに置きかえただけで他の部分は全く同一
構造を有している。
形抵抗素子ＪＮに置きかえただけで他の部分は全く同一
構造を有している。
尚、非線形抵抗素子ＪＮは第２図に示す様な非線形特性
をもつ。即ち、その両端に印加する電圧が小さい場合（
Ａの領域）には特性曲線の傾きが１７１ｇ ｇとなり、
流れる電流値が小さく、抵抗値（Ｒａａ ）が大きい。
をもつ。即ち、その両端に印加する電圧が小さい場合（
Ａの領域）には特性曲線の傾きが１７１ｇ ｇとなり、
流れる電流値が小さく、抵抗値（Ｒａａ ）が大きい。
又、印加゛電圧がギヤ。
プ電圧Ｖ、に近づくと急激に流れる電流が増加し、さら
に電圧を大きくする（Ｂの領域）と、特性曲線の傾きが
１２４Ｎとなり、比較的大きな傾斜をもって電流値が増
大する。即ち、ギヤツブ電圧ＶＯ近傍及びそれ以上の電
圧を印加すると抵抗値が小さくなる（その値はＲｔ以下
）。
に電圧を大きくする（Ｂの領域）と、特性曲線の傾きが
１２４Ｎとなり、比較的大きな傾斜をもって電流値が増
大する。即ち、ギヤツブ電圧ＶＯ近傍及びそれ以上の電
圧を印加すると抵抗値が小さくなる（その値はＲｔ以下
）。
このような非線形抵抗素子ＪＮをバイパス抵抗部分に有
する第２図の実施例における基本動作は略々第５図のそ
れと同一である。
する第２図の実施例における基本動作は略々第５図のそ
れと同一である。
第２図の実施例において従来ゲートで問題となった初期
遅延を低減できる理由は以下の通りとなる。
遅延を低減できる理由は以下の通りとなる。
即ち、入力信号が入力端子１に印加され接合Ｊ□に流入
する際第５図の実施例同様接合Ｊ８が非線形インダクタ
ンスを呈する。このため、非線形抵抗素子Ｊ、の両端に
は微小電圧が発生する。
する際第５図の実施例同様接合Ｊ８が非線形インダクタ
ンスを呈する。このため、非線形抵抗素子Ｊ、の両端に
は微小電圧が発生する。
しかしながら、素子ＪＮの非線形抵抗性故に接合Ｊ、方
向に流れ込む電流は極小となる。即ち、実質的にパイノ
々ス抵抗ＲＩＩＰを取り去りたのとほぼ同様の動作を行
い接合Ｊ１は極小さな初期遅延をもりてスイッチする。
向に流れ込む電流は極小となる。即ち、実質的にパイノ
々ス抵抗ＲＩＩＰを取り去りたのとほぼ同様の動作を行
い接合Ｊ１は極小さな初期遅延をもりてスイッチする。
接合Ｊ１がスイッチすると接合Ｊ１のインピーダンスが
急激に増大するため、素子ＪＮの両端の電圧が急激に増
大する。その結果、素子ＪＮの抵抗値が小さくなり、入
力信号は効率的に接合Ｊ！に供給されることになり、接
合５２もスイッチし、出力端子３に出力信号が取り出店
れる。
急激に増大するため、素子ＪＮの両端の電圧が急激に増
大する。その結果、素子ＪＮの抵抗値が小さくなり、入
力信号は効率的に接合Ｊ！に供給されることになり、接
合５２もスイッチし、出力端子３に出力信号が取り出店
れる。
従来例の説明の中でも示した通り、通常初期遅延は入力
信号レベルの小さいところでは極めて大きな値となり、
抵抗ＲＩＩＦにほぼ逆比例した大きさをもち、ゲートの
スイッチング遅延の大部分を占めることになる。
信号レベルの小さいところでは極めて大きな値となり、
抵抗ＲＩＩＦにほぼ逆比例した大きさをもち、ゲートの
スイッチング遅延の大部分を占めることになる。
非線形抵抗素子ＪＮとして超伝樽−常伝４接合を用いる
ものとすると、電圧が十分に大きいとき（Ｂの領域）に
もつ抵抗値ＲＮと、微少電圧時（Ａの領域）にもつ抵抗
値Ｒ８Ｇの比は少なくとも１／１０とすることが可能で
ある。従って、本発明ゲートにおいてＲＮキＲＢＰ程度
と選ぶものとすると、接合Ｊ８がスイッチする段階では
バイパス抵抗は１０倍程度に見える。従って本ゲートに
おける初期遅延は、従来ケ９−トの１／１０程度となし
得ることになる。
ものとすると、電圧が十分に大きいとき（Ｂの領域）に
もつ抵抗値ＲＮと、微少電圧時（Ａの領域）にもつ抵抗
値Ｒ８Ｇの比は少なくとも１／１０とすることが可能で
ある。従って、本発明ゲートにおいてＲＮキＲＢＰ程度
と選ぶものとすると、接合Ｊ８がスイッチする段階では
バイパス抵抗は１０倍程度に見える。従って本ゲートに
おける初期遅延は、従来ケ９−トの１／１０程度となし
得ることになる。
尚、ＲＮ／′Ｒ８Ｇの／Ｊ％さくとれる素子ＪＮをえら
べばさらに初期遅延の軽減が可能となることは云うまで
もない。
べばさらに初期遅延の軽減が可能となることは云うまで
もない。
本発明の効果は第１図のごとき構造のゲートにとどまら
ず、他の同様な注入ゲートに対し有効となることは云う
までもない。そのような実施例を示したのが第３図及び
第４図である。
ず、他の同様な注入ゲートに対し有効となることは云う
までもない。そのような実施例を示したのが第３図及び
第４図である。
第３図は特願昭第５６−１７６７８４）に開示されたも
のであり、この場合、入力信号検出用接合Ｊ１がスイッ
チする際出力信号励振用接合Ｊ、に流出する電波を低減
することにより初期遅池の軽減が可能となる。又、第４
図は第１図の回路において多段に接続された場合の例で
ある。接合Ｊ８からＪ！、Ｊ、へと順次スイッチする段
階での初期遅延の軽減の可能なことが第１図の例より容
易に推定されよう。
のであり、この場合、入力信号検出用接合Ｊ１がスイッ
チする際出力信号励振用接合Ｊ、に流出する電波を低減
することにより初期遅池の軽減が可能となる。又、第４
図は第１図の回路において多段に接続された場合の例で
ある。接合Ｊ８からＪ！、Ｊ、へと順次スイッチする段
階での初期遅延の軽減の可能なことが第１図の例より容
易に推定されよう。
尚、非線形抵抗素子としては上述のような超伝導−常伝
導接合のみにかぎられるものではなく、同様の電流電圧
特性をもつものでちればどのようなものでもよいことは
云うまでもない。
導接合のみにかぎられるものではなく、同様の電流電圧
特性をもつものでちればどのようなものでもよいことは
云うまでもない。
以上述べた通り本発明超伝導論理ゲートでは従来ケ９−
トで問題となっていた入力信号レベルの小さい領域での
初期遅延を軽減することができる。これはこのゲートで
は、所定の遅延時間以内で動作するためのマージンを大
きくとれることに対応している。動作マージンが小さい
という問題点をもつジョセ７ノン素子を用いた超伝導論
理回路にとって、極めて大きな利点となるものである。
トで問題となっていた入力信号レベルの小さい領域での
初期遅延を軽減することができる。これはこのゲートで
は、所定の遅延時間以内で動作するためのマージンを大
きくとれることに対応している。動作マージンが小さい
という問題点をもつジョセ７ノン素子を用いた超伝導論
理回路にとって、極めて大きな利点となるものである。
第１図は本発り」超伝導論理ゲートの一実施例を示す回
路図、第２図は本発明に係る非線形抵抗素子の電流電圧
特性の一例を示す図、第３図１・・・入力端子、２・・
・バイアス端子、３・・・出力端子、Ｒ１ｅＲ２１ＲＩ
・・・抵抗、Ｊ工・・・入力信号検出用接合、”２１Ｊ
ｌ・・・出力信号励振用接合、ＪＮ・・・非線形抵抗素
子。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
路図、第２図は本発明に係る非線形抵抗素子の電流電圧
特性の一例を示す図、第３図１・・・入力端子、２・・
・バイアス端子、３・・・出力端子、Ｒ１ｅＲ２１ＲＩ
・・・抵抗、Ｊ工・・・入力信号検出用接合、”２１Ｊ
ｌ・・・出力信号励振用接合、ＪＮ・・・非線形抵抗素
子。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、入力端子、バイアス端子及び出力端子を有し、かつ
入力信号を検出するための第１の接合、出力信号を励振
するための少なくとも１つの第２の接合を有しており、
第１及び第２の接合にバイアス信号を印加するための手
段を有する電流注入形の超伝導論理ゲートにおいて、第
１の接合と第２の接合の間に、その両端に印加される電
圧が微小なときには高抵抗値を呈し、一定以上の電圧の
もとでは低抵抗値を示す非線形抵抗素子を接続したこと
を特徴とする超伝導論理ゲート。 ２、特許請求の範囲第１項記載の超伝導論理ゲートにお
いて、非線形抵抗素子として超伝導−常伝導接合を用い
ることを特徴とした超伝導論理ゲート。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179427A JPS6158320A (ja) | 1984-08-30 | 1984-08-30 | 超伝導論理ゲ−ト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179427A JPS6158320A (ja) | 1984-08-30 | 1984-08-30 | 超伝導論理ゲ−ト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6158320A true JPS6158320A (ja) | 1986-03-25 |
Family
ID=16065667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59179427A Pending JPS6158320A (ja) | 1984-08-30 | 1984-08-30 | 超伝導論理ゲ−ト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158320A (ja) |
-
1984
- 1984-08-30 JP JP59179427A patent/JPS6158320A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0045349B1 (en) | Superconductive latch circuit | |
| JPH0226886B2 (ja) | ||
| CA1198484A (en) | Circuit utilizing josephson effect | |
| CA1189916A (en) | Circuit utilizing josephson effect | |
| US7092285B1 (en) | State save-on-power-down using GMR non-volatile elements | |
| US7372723B1 (en) | State save-on-power-down using GMR non-volatile elements | |
| EP0087764B1 (en) | Josephson pulse generator of current injection type | |
| US5206605A (en) | High breakdown voltage/low input capacitance amplifier | |
| JPS6158319A (ja) | 超伝導論理ゲ−ト | |
| JPS5866419A (ja) | 超電導回路 | |
| JPH0425639B2 (ja) | ||
| US3156902A (en) | Superconductive information handling apparatus | |
| US4345318A (en) | High performance monolithic digit driver | |
| JPH047131B2 (ja) | ||
| JPH0234530B2 (ja) | ||
| JPS6157738B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JPS63231796A (ja) | ジヨセフソン・センス回路 | |
| JPH0883935A (ja) | 超電導回路 | |
| JPS58146127A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| JPH0223093B2 (ja) | ||
| JPH0218619B2 (ja) | ||
| JPS60125018A (ja) | 超伝導論理ゲ−ト | |
| JPH0226418B2 (ja) | ||
| Nitzan | Flux Switching in Overdriven Multipath Cores |