JPH0472630A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置の製造方法、特にウェーハ処理工程において
金属配線用の下地を平坦化する方法に関し、 信頼性の高い微細金属配線を得るための平坦な下地を形
成する方法を提供することを目的とし、コンタクトホー
ル４Ａが設けられ且つ表面に凹部４Ｂを有する層間絶縁
膜４上の全面に非単結晶シリコン膜５を形成する工程と
、該コンタクトホール４Ａ及び該凹部４Ｂに非単結晶シ
リコン５ａ及び５ｂが残るように該非単結晶シリコン膜
５をエッチバックする工程と、該凹部４Ｂを充填した非
単結晶シリコン５ｂを酸化する工程と、該コンタクトホ
ール４Ａ内の非単結晶シリコン５ａに接続する配線用の
導電膜８を形成する工程とを有するように構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法、特にウエ−ハ処理工
程において金属配線用の下地を平坦化する方法に関する
。

近年、コンピータ等に使用される半導体装置では高集積
化及び高密度化が進められており、これに伴って配線パ
ターンが著しく微細化されるに至っている。このような
微細パターンの配線にあっては下地の平坦性は極めて重
要な事項となっている。

〔従来の技術〕

従来の金属配線の形成方法を第２図を参照しながら説明
する。第２図は従来の製造方法による半導体装置の模式
断面図である。図中、ｌはシリコン基板である。図示は
ないがその内部に素子が形成されている。その表面にゲ
ート酸化膜２（ＳｉＯ□）を介してゲート電極３　（多
結晶シリコン等）が形成されている。これらの上にＣＶ
Ｄ法等により層間絶縁膜４（ＳｉＯ□、ＰＳＧ等）を形
成した後、フォトリソグラフィ等によりコンタクトホー
ル４Ａを設ける。その上に配線用の金属膜１８　（Ａｌ
−５ｉ等）をスパッタリング法等で被着し、これをフォ
トリソグラフィ等によりバターニングして所望の配線パ
ターンを得る。

〔発明が解決しようとする課題〕

ところがこのようにして被着した金属膜は、コンタクト
ホール等、下地の段差・凹凸の影響でその表面に凹凸を
生ずると共に膜厚に著しいばらつきを生じ、微細配線の
パターニング（フォトリソグラフィ等による）を困難に
するだけでなく、得られた微細配線の信頼性を低下させ
る（エレクトロマイグレーションやストレスマイグルー
ジョンが発生し易い）という問題があった。

本発明は、このような問題を解決して、信頼性の高い微
細金属配線を得るための平坦な下地を形成することが出
来る半導体装置の製造方法を提供することを目的とする
。

〔課題を解決するための手段〕

この目的は、本発明によれば、コンタクトホール４Ａが
設けられ且つ表面に凹部４Ｂを有する層間絶縁膜４上の
全面に非単結晶シリコン膜５を形成する工程と、該コン
タクトホール４Ａ及び該凹部４Ｂに非単結晶シリコン５
ａ及び５ｂが残るように該非単結晶シリコン膜５をエッ
チバックする工程と、該凹部４Ｂを充填した非単結晶シ
リコン５ｂを酸化する工程と、該コンタクトホール４Ａ
内の非単結晶シリコン５ａに接続する配線用の導電膜８
を形成する工程とを有することを特徴とする半導体装置
の製造方法とすることで、達成される。

〔作用〕

段差・凹凸を有する層間絶縁膜上に多結晶シリコンを厚
く被着するとその表面の段差・凹凸は層間絶縁膜上それ
より緩和される。それをエッチバックすると更に緩和さ
れて略平坦化する。残った多結晶シリコンの内、コンタ
クトホール部分には不純物をドープした後アニールして
比抵抗を下げ、コンタクトホール部分以外は酸化して比
抵抗を上げる。即ち、導電部と絶縁部の平坦化を同一材
料で一括して実施出来る。

〔実施例〕

本発明に基づく半導体装置の製造方法の一実施例を第１
図を参照しながら説明する。第１図（ａ）〜（ｆ）は本
発明の実施例の工程を示す模式断面図である。この例は
シリコンケートのＭＯＳ−ＩＣである。図中、■はシリ
コン基板であり、図示はないがその内部に素子が形成さ
れている。２はゲート酸化膜（ＳｉＯ□）、３は多結晶
シリコン等のゲート電極である。４はＣＶＤ法等により
被着された層間絶縁膜（５ｉＯｔ、ＰＳＧ等）であり、
コンタクトホール４Ａが開口されていると共にゲート電
極３の段差に起因する凹部４Ｂを生じている（図（ａ）
参照）。従ってこの表面に直接微細配線を設けることは
好ましくない。そこで平坦化処理が必要となる。

先ず表面全面に多結晶シリコン膜５をＣＶＤ法等で形成
する。膜厚はコンタクトホール４Ａの径の１．０〜１．
５倍程度が適当である（例えばコンタクトホール４Ａの
径が１．０μｍの場合は１．０〜１．５μｍ）。この表
面には多少の凹凸があるが層間絶縁膜４のそれよりはか
なり緩和されている（図（ｂ）参照）。次にこの多結晶
シリコン膜５を異方性ドライエツチング（例えばＣＣｌ
４　＋　０□を用いた反応性イオンエツチング）により
エッチバックする。

層間絶縁膜４が一部露出したところでエツチングを中止
すると、コンタクトホール４Ａと凹部４Ｂには多結晶シ
リコン５ａ、５ｂが残って表面が略平坦となる（図（ｃ
）参照）。

次にこの上にレジスト６を塗布してコンタクトホール４
Ａに充填した多結晶シリコン５ａ上を開口する（図（ｄ
）参照）。このレジスト６をマスクとして多結晶シリコ
ン５ａだけに不純物（ｎチャネル−トランジスタであれ
ばＰ＋又はＡＳ＋、ｐチャネルトランジスタであればＢ
＋又はＢＦ２”　）をドープする（　ドーズ量１０”７
ｃｍ”オーダで高エネルギでイオン注入する）。引続き
Ｎ＋をドーズ量１０”／Ｃｍ２オーダで低エネルギでイ
オン注入する。その後レジスト６を除去し、非酸化雰囲
気（Ｎ２、Ａｒ２等）中でアニールするとＰ″　　Ｂ゛
等を注入された多結晶シリコン５ａは不純物が活性化さ
れて電気抵抗が充分に低下すると共に、表面近傍のＮ“
も活性化して表面に窒化膜７　（５Ｌ３Ｎ４）を形成す
る。

次に酸素雰囲気中で熱処理すると多結晶シリコン５ｂが
酸化されて層間絶縁膜４の一部となる。但し、多結晶シ
リコン５ａは窒化膜７が耐酸化膜となるため酸化されな
い（図（ｅ）参照）。

次（こ工・ソチング（Ｈ，ＰＯ４ホイル、ＣＦ４０２　
＋０２等による）により窒化膜７を除去した後、表面全
面に配線用の金属膜８　（ＡＩ、　Ａｌ−３ｉ等）をス
パッタリング等により形成する（図（「）参照）。この
ようにして得た金属膜８は平坦で膜厚が均一となり、こ
れをパターニングするために塗布するレジストも、又配
線そのものも均一な膜厚が得られる。

本発明は以上の実施例に限定されることなく、更に種々
変形して実施出来る。例えばＭＯＳデバイスに限らず、
バイポーラデバイスの場合でも本発明は有効である。但
し下地の層間絶縁膜４に覆われた電極、配線がＡＩ　、
　Ａｌ−３ｉ等の低融点金属の場合には適用が困難であ
る。

〔発明の効果〕

以上説明したように、本発明によれば、信頼性の高い微
細金属配線を得るための平坦な下地を形成することが出
来る半導体装置の製造方法を提供することが出来、微細
配線構造を有する半導体装置の信頼性向上に寄与すると
ころが大である。

ン膜）、 ５ａ、　５ｂは多結晶シリコン（非単結晶シリコン）、 ７は窒化膜、 ８は金属膜（導電膜）、である。

【図面の簡単な説明】

第１図は本発明の実施例の工程を示す模式断面図、 第２図は従来の製造方法による半導体装置の模式断面図
、である。 図中、ｌはシリコン基板、 ３はゲート電極、 ４は層間絶縁膜、 ４Ａはコンタクトホール、 ４Ｂは凹部、 ５は多結晶シリコン膜（非単結晶シリコ本発明の実ａ例
の工程之示を模式断面図篤 図 （賢の１） 本発明１７′）突夷倒０工経ａ丑を模大断面図築 図 （ｋの２９

Claims (1)

1. 【特許請求の範囲】 　コンタクトホール（４Ａ）が設けられ且つ表面に凹部
   （４Ｂ）を有する層間絶縁膜（４）上の全面に非単結晶
   シリコン膜（５）を形成する工程と、 該コンタクトホール（４Ａ）及び該凹部（４Ｂ）に非単
   結晶シリコン（５ａ及び５ｂ）が残るように該非単結晶
   シリコン膜（５）をエッチバックする工程と、該凹部（
   ４Ｂ）を充填した非単結晶シリコン（５ｂ）を酸化する
   工程と、 該コンタクトホール（４Ａ）内の非単結晶シリコン（５
   ａ）に接続する配線用の導電膜（８）を形成する工程と
   を有することを特徴とする半導体装置の製造方法。