JPS59228783A - ＧａＡｓ半導体装置の製造方法 - Google Patents
ＧａＡｓ半導体装置の製造方法Info
- Publication number
- JPS59228783A JPS59228783A JP58104426A JP10442683A JPS59228783A JP S59228783 A JPS59228783 A JP S59228783A JP 58104426 A JP58104426 A JP 58104426A JP 10442683 A JP10442683 A JP 10442683A JP S59228783 A JPS59228783 A JP S59228783A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- gaas
- semiconductor device
- ion implantation
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マスク合せの誤差ならびにエッチピット密度
の影響を排除してパターン精度の向上をはかり、歩留り
を高めることができる砒化ガリウム（ＧａＡｓ）半導体
装置の製造方法に関する。
の影響を排除してパターン精度の向上をはかり、歩留り
を高めることができる砒化ガリウム（ＧａＡｓ）半導体
装置の製造方法に関する。
従来例の構成とその問題点
ＧａＡｓは、半導体装置の主要材料となっているシリコ
ン（Ｓｉ）にくらべて電子移動度が極めて高いこと、禁
止帯幅が広く、半絶縁性の材料となりうることなどの優
位性を備えており、高周波用半導体装置あるいはホール
素子などの出発制料として多用されるに至っている。
ン（Ｓｉ）にくらべて電子移動度が極めて高いこと、禁
止帯幅が広く、半絶縁性の材料となりうることなどの優
位性を備えており、高周波用半導体装置あるいはホール
素子などの出発制料として多用されるに至っている。
ところで、ＧａＡｓ基板を用いて半導体装置を製作する
場合、とのＣｒａＡｓ基板内に活性層を形成することが
不可欠であり、エピタキシャル成長による方法あるいは
不純物イオンの注入による方法のいずれかが採用される
が、半絶縁性であることを積極的に利用し、ＧａＡｓ基
板そのもので活性層の分離を行なうようにしたイオン注
入方法が主に採用されている。
場合、とのＣｒａＡｓ基板内に活性層を形成することが
不可欠であり、エピタキシャル成長による方法あるいは
不純物イオンの注入による方法のいずれかが採用される
が、半絶縁性であることを積極的に利用し、ＧａＡｓ基
板そのもので活性層の分離を行なうようにしたイオン注
入方法が主に採用されている。
第１図は、かかるＧａＡｓ基板を出発材料として使用す
るとともに、イオン注入方法によって活性層の作り込み
かなされた従来のＧａＡｓホー／Ｌ、素子の断面構造を
示す図であり、ＧａＡｓ基板１の中に磁電変換領域とな
る低濃度でｎ型の活性層２がイオン注入により形成され
、さらに、この活性層の電極を形成するべき位置に、良
好なオーミック接触を得るためのｎ″型の領域２および
３が作り込まれ、これらの領域に電極６および６を取り
つけだ構造となっている。
るとともに、イオン注入方法によって活性層の作り込み
かなされた従来のＧａＡｓホー／Ｌ、素子の断面構造を
示す図であり、ＧａＡｓ基板１の中に磁電変換領域とな
る低濃度でｎ型の活性層２がイオン注入により形成され
、さらに、この活性層の電極を形成するべき位置に、良
好なオーミック接触を得るためのｎ″型の領域２および
３が作り込まれ、これらの領域に電極６および６を取り
つけだ構造となっている。
第２図は、ＧａＡｓ基板を出発制料として用い、エピタ
キシャル成長方法と選択エツチングを組み合わせて形成
した従来のＧａＡｓホール素子の断面構造を示す図であ
り、ＧａＡｓ基板１の上にｎ型エピタキシャル層を成長
させ、これを選択的にエンチングして所定のパターンの
活性層２２が形成され、さらに、この活性層２２に電極
５２と６２をとりつけた構造となっている。
キシャル成長方法と選択エツチングを組み合わせて形成
した従来のＧａＡｓホール素子の断面構造を示す図であ
り、ＧａＡｓ基板１の上にｎ型エピタキシャル層を成長
させ、これを選択的にエンチングして所定のパターンの
活性層２２が形成され、さらに、この活性層２２に電極
５２と６２をとりつけた構造となっている。
第３図は、第１図および第２図で示したホール素子の要
部平面形状を示す図であり、活性層２（２２）は十字形
の形状とされている。そして活性層には入力電極となる
電極７，８および出力電極となる電極５（５２）、６（
６２）がとりつけられている。このような構造とされた
ＧａＡｓホール素子では、入力電極７と８の間に入力電
圧が印加され、しかも、外部磁場が存在す、ると、出力
電極間にホール起電力が生じる。
部平面形状を示す図であり、活性層２（２２）は十字形
の形状とされている。そして活性層には入力電極となる
電極７，８および出力電極となる電極５（５２）、６（
６２）がとりつけられている。このような構造とされた
ＧａＡｓホール素子では、入力電極７と８の間に入力電
圧が印加され、しかも、外部磁場が存在す、ると、出力
電極間にホール起電力が生じる。
ところで、第２図で示した構造のＧａＡｓホール素子で
は、２回のイオン注入処理が施されている。
は、２回のイオン注入処理が施されている。
このため、活性層２を形成するだめのイオン注入マスク
と、ｎ＋型領領域３よび４を形成するだめのイオン注入
マスクとのマスク合わせの誤差を完全になくすことは不
可能となる。こＩのマスク合わせの誤差によりパターン
の対称性が損われるとともに、パターンの精度が低下す
る。ホール素子では、活性層のパターンの対称性がとり
わけ重要であり、これが損われたときには、外部磁場の
ない状況下でもホール起電力が発生し、これがホール素
子の誤動作の原因となる。
と、ｎ＋型領領域３よび４を形成するだめのイオン注入
マスクとのマスク合わせの誤差を完全になくすことは不
可能となる。こＩのマスク合わせの誤差によりパターン
の対称性が損われるとともに、パターンの精度が低下す
る。ホール素子では、活性層のパターンの対称性がとり
わけ重要であり、これが損われたときには、外部磁場の
ない状況下でもホール起電力が発生し、これがホール素
子の誤動作の原因となる。
一方、エピタキシャル成長を使用する方法では、成長さ
せたエピタキシャル層をパターンエツチングして活性層
を形成するが、エピタキシャル層のエッチビット密度の
影響でエツチングにむらが生じる問題があり、また、エ
ピタキシャル層の全域にわたってエッチピット密度を均
一にすることが困難であることから、同様にパターン精
度の問題ならびにパターンの非対称性の問題が生じ、外
部磁場のない状況下でのホール起電力の発生の問題があ
った。
せたエピタキシャル層をパターンエツチングして活性層
を形成するが、エピタキシャル層のエッチビット密度の
影響でエツチングにむらが生じる問題があり、また、エ
ピタキシャル層の全域にわたってエッチピット密度を均
一にすることが困難であることから、同様にパターン精
度の問題ならびにパターンの非対称性の問題が生じ、外
部磁場のない状況下でのホール起電力の発生の問題があ
った。
なお、パターン精度の低下防止ならびにパターンの非対
称性の排除は、ホール素子において特に重要であるが、
活性層のパターンが微細である高周波用半導体装置にお
いても重要である。
称性の排除は、ホール素子において特に重要であるが、
活性層のパターンが微細である高周波用半導体装置にお
いても重要である。
発明の目的
本発明は、ＧａＡｓ半導体装置を製作するにあたり、活
性層をイオン注入方法で形成するも、高いパターン精度
と対称性が確保きれ、この結果、良好な特性のＧａＡｓ
半導体装置を得ることができる製造方法の提供を目的と
するものである。
性層をイオン注入方法で形成するも、高いパターン精度
と対称性が確保きれ、この結果、良好な特性のＧａＡｓ
半導体装置を得ることができる製造方法の提供を目的と
するものである。
発明の構成
本発明にかかるＧａＡｓ半導体装置の製造方法は、絶縁
性もしくは半絶縁性のＧａＡｓ基板上に、イオン注入の
マスクとなるマスク層を形成し、さらに、同マスク層を
選択的に除去してイオン注入用の開孔を形成したのち、
ドーズ量をＱ、ＧａＡｓの電子移動度をμとし、Ｑ／μ
≧８ｘ１０９７Ｖ 、ｓｅｃが成立するドーズ量で不純
物イオンを注入して活性層を形成するものである。この
製造方法によれば、形成された活性層に対して、直接オ
ーミック接触電極を付設することができるだめ、イオン
注入処理は１回でよいものとなる。しだがって、マスク
合わせの誤差の問題がＨ１除でき、高精度で対称性の保
たれた活性層パターンをもつＧ＆ＡＳ半導体装置を製造
することが可能となる。
性もしくは半絶縁性のＧａＡｓ基板上に、イオン注入の
マスクとなるマスク層を形成し、さらに、同マスク層を
選択的に除去してイオン注入用の開孔を形成したのち、
ドーズ量をＱ、ＧａＡｓの電子移動度をμとし、Ｑ／μ
≧８ｘ１０９７Ｖ 、ｓｅｃが成立するドーズ量で不純
物イオンを注入して活性層を形成するものである。この
製造方法によれば、形成された活性層に対して、直接オ
ーミック接触電極を付設することができるだめ、イオン
注入処理は１回でよいものとなる。しだがって、マスク
合わせの誤差の問題がＨ１除でき、高精度で対称性の保
たれた活性層パターンをもつＧ＆ＡＳ半導体装置を製造
することが可能となる。
実施例の説明
本発明のＧａＡｓ半導体装置の製造方法ＧａＡｓホール
素子の製造方法を例にして説明する。
素子の製造方法を例にして説明する。
先ず、（ｒａＡｓ基板上にイオン注入のマスクとなるマ
スク層として二酸化シ１ノコン（ＳＩＯ２）膜を形成し
たのち、第３図で示しだ十字形のイオン注入用の開孔を
形成する。次いで、この開化を通してシリコンイオン（
８１″）を、３．６ Ｘ １０１２ｃノｎ２以上のドー
ズ量で注入し、こののち、８００〜８２０ｔの温度で約
３０分間にわたりアニール処理を施し、活性層を形成し
た。このアニール条件はキャリアの回復か最大と々る条
件である。
スク層として二酸化シ１ノコン（ＳＩＯ２）膜を形成し
たのち、第３図で示しだ十字形のイオン注入用の開孔を
形成する。次いで、この開化を通してシリコンイオン（
８１″）を、３．６ Ｘ １０１２ｃノｎ２以上のドー
ズ量で注入し、こののち、８００〜８２０ｔの温度で約
３０分間にわたりアニール処理を施し、活性層を形成し
た。このアニール条件はキャリアの回復か最大と々る条
件である。
以上の処理を経て形成した活性層のシート抵抗は約１Ｋ
Ｑ／１０である。
Ｑ／１０である。
ところで、活性層のシ〜１・抵抗は、これが低すぎると
導通性をもってしまい活性層本来の役割りを果さなく々
る。この値は厳密に定義しつるものテハ々いか、４００
珈七よりも低くなるとこのような問題の生じる可能性が
強くなるだめ、４００’Ω２七以上のシート抵抗を得る
ことがのぞましい。
導通性をもってしまい活性層本来の役割りを果さなく々
る。この値は厳密に定義しつるものテハ々いか、４００
珈七よりも低くなるとこのような問題の生じる可能性が
強くなるだめ、４００’Ω２七以上のシート抵抗を得る
ことがのぞましい。
上記のアニール条件の下では、ドーズ量Ｑが８．５Ｘ
１ Ｏ１２Ｃｍ ”を越えるとシート抵抗が４００Ｑ／
／Ｄに謂たなくなることが実験的に確認された。
１ Ｏ１２Ｃｍ ”を越えるとシート抵抗が４００Ｑ／
／Ｄに謂たなくなることが実験的に確認された。
一方、活性層に良好なオーミック接触電極を形成できる
か否かは、活性層のシート抵抗によって決定され、この
値が１にΩ７勺を越えると良好なオーミック接触電極の
形成に支障をきたすことも実験的に確認された。
か否かは、活性層のシート抵抗によって決定され、この
値が１にΩ７勺を越えると良好なオーミック接触電極の
形成に支障をきたすことも実験的に確認された。
なお、ＧａＡｓは、電子移動度μがＳｉのそれよりもは
るかに大きいことが物性面からみた特徴の１つである。
るかに大きいことが物性面からみた特徴の１つである。
この電子移動度μは、上言己のアニール温度の下では、
ドーズ量によって変イヒし、１段大値は４０００ ｃａ
ｒ／Ｖ 、東程度である。しだ妙玉って、活性層として
の役割りを確実にはたり−こと力＆でき、しかも、確実
にオーミック接触電極を付設することができる活性層は
、ドーズ量Ｑと電子移動度μとの間に、 の関係を成立させるイオン注入処理で実現される。
ドーズ量によって変イヒし、１段大値は４０００ ｃａ
ｒ／Ｖ 、東程度である。しだ妙玉って、活性層として
の役割りを確実にはたり−こと力＆でき、しかも、確実
にオーミック接触電極を付設することができる活性層は
、ドーズ量Ｑと電子移動度μとの間に、 の関係を成立させるイオン注入処理で実現される。
第４図は、本発明の効果確認の実験結果を示すグラフで
あり、ＧａＡｓホール素子をイオン注入方法を利用した
従来の方法と本発明の製造方法によって製造し、不平衡
率（二零磁場”でのホール起電）Ｊ／外部磁場を与えた
ときのホール起電ブＪ）を打Ａｉｔ！ｌｌｔにとり、相
対ひん度を縦軸にとり示しだものである。図中、実線人
は従来方法によるもの、破線Ｂは本発明の製造方法によ
るもののグラフである。
あり、ＧａＡｓホール素子をイオン注入方法を利用した
従来の方法と本発明の製造方法によって製造し、不平衡
率（二零磁場”でのホール起電）Ｊ／外部磁場を与えた
ときのホール起電ブＪ）を打Ａｉｔ！ｌｌｔにとり、相
対ひん度を縦軸にとり示しだものである。図中、実線人
は従来方法によるもの、破線Ｂは本発明の製造方法によ
るもののグラフである。
図示するところから明らかなように、本発明の製造方法
によれば、不平衡率が小さいＧ ａ Ａ ｓホール素子
が得られる。
によれば、不平衡率が小さいＧ ａ Ａ ｓホール素子
が得られる。
発明の効果
本発明の製造方法は、直接オーミック接触電極を形成す
ることができ、しかも活性層としての役割りを十分に果
すことのできる活性層を１回のイオン注入処理で形成し
つるものであるだめ、高いパターン精度をもち、対称性
も確保された活性層をもつＧａＡｓ半導体装置を製造す
ることができる。
ることができ、しかも活性層としての役割りを十分に果
すことのできる活性層を１回のイオン注入処理で形成し
つるものであるだめ、高いパターン精度をもち、対称性
も確保された活性層をもつＧａＡｓ半導体装置を製造す
ることができる。
なお、高精度のパターンで対称性の確保された活゛性層
の形成は、半導体装量の特性の均一化をもたらし、その
製造歩留りが向上する。また、イオン注入回数が１回と
なるだめ製造のだめの作業能率も向上する。
の形成は、半導体装量の特性の均一化をもたらし、その
製造歩留りが向上する。また、イオン注入回数が１回と
なるだめ製造のだめの作業能率も向上する。
第１図は、イオン注入方法により活性層が形成された従
来のＧａＡｓホール素子の断面ｍｌ構造図第２図は、エ
ピタキシャル成長方法とエツチング処理で活性層か形成
てれた従来のＧａＡｓホール素子の断面構造図、第３図
は、第１図、第２図で示ずＧａＡｓホール素子の要部の
平面図、第４図は、本発明の製造方法の効果確認のため
の実験結果を示すグラフである。 １、、＝−ＧａＡｓ基板、２ 、２２ ＝・＝−活性層
、３゜４・・・・オーミック接触電極形成用の領域、５
゜５２．６．６２・・・・・電極（入力電極）、７，８
・・・出力電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第４
図 ｆキ衝卑（％） ＣＣ６２ノ
来のＧａＡｓホール素子の断面ｍｌ構造図第２図は、エ
ピタキシャル成長方法とエツチング処理で活性層か形成
てれた従来のＧａＡｓホール素子の断面構造図、第３図
は、第１図、第２図で示ずＧａＡｓホール素子の要部の
平面図、第４図は、本発明の製造方法の効果確認のため
の実験結果を示すグラフである。 １、、＝−ＧａＡｓ基板、２ 、２２ ＝・＝−活性層
、３゜４・・・・オーミック接触電極形成用の領域、５
゜５２．６．６２・・・・・電極（入力電極）、７，８
・・・出力電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第４
図 ｆキ衝卑（％） ＣＣ６２ノ
Claims (2)
- （１） 絶縁性もしくは半絶縁性のＧＩＬＡＳ基板上
に、イオン注入のマスクとなるマスク層を形成し、ざら
に、同マスク層を選択的に除去してイオン注入用の開孔
を形成したのち、ドーズ量をＱ。 ＧａＡｓの電子移動度をμとし、Ｑ／μ≧８×１０９゛
／Ｖ、ｓｅｃが成立するドーズ量で不純物イオンを注入
して活性層を形成することを特徴とする（ｒａＡｓ半導
体装置の製造方法。 - （２） Ｇ ａＡ ｓ半導体装置がホール素子である
ことを特徴とする特許請求の範囲第１項に記載のＧａＡ
！９半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104426A JPS59228783A (ja) | 1983-06-10 | 1983-06-10 | ＧａＡｓ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104426A JPS59228783A (ja) | 1983-06-10 | 1983-06-10 | ＧａＡｓ半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59228783A true JPS59228783A (ja) | 1984-12-22 |
| JPH0478034B2 JPH0478034B2 (ja) | 1992-12-10 |
Family
ID=14380359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58104426A Granted JPS59228783A (ja) | 1983-06-10 | 1983-06-10 | ＧａＡｓ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228783A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237586A (ja) * | 1987-03-26 | 1988-10-04 | Agency Of Ind Science & Technol | 微小ホ−ル素子の製造方法 |
| JPH03240281A (ja) * | 1990-02-19 | 1991-10-25 | Asahi Chem Ind Co Ltd | ＧａＡｓホール素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548927A (en) * | 1978-10-04 | 1980-04-08 | Mitsubishi Monsanto Chem Co | Preparation of semiconductor element |
| JPS5732687A (en) * | 1980-08-06 | 1982-02-22 | Toshiba Corp | Manufacture of magnetoelectric transducer |
-
1983
- 1983-06-10 JP JP58104426A patent/JPS59228783A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548927A (en) * | 1978-10-04 | 1980-04-08 | Mitsubishi Monsanto Chem Co | Preparation of semiconductor element |
| JPS5732687A (en) * | 1980-08-06 | 1982-02-22 | Toshiba Corp | Manufacture of magnetoelectric transducer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237586A (ja) * | 1987-03-26 | 1988-10-04 | Agency Of Ind Science & Technol | 微小ホ−ル素子の製造方法 |
| JPH03240281A (ja) * | 1990-02-19 | 1991-10-25 | Asahi Chem Ind Co Ltd | ＧａＡｓホール素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0478034B2 (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59228783A (ja) | ＧａＡｓ半導体装置の製造方法 | |
| JP4708722B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS6195570A (ja) | 接合ゲ−ト型電界効果トランジスタ | |
| JPH10173036A (ja) | 半導体装置および半導体の高抵抗化方法 | |
| JPS62204576A (ja) | 縦型トランジスタの製造方法 | |
| JPS62115781A (ja) | 電界効果トランジスタ | |
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JP2001102354A (ja) | 半導体素子およびその製造方法 | |
| JP2709086B2 (ja) | 半導体装置の電極形成方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS588590B2 (ja) | ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH05251404A (ja) | 絶縁体層のドライエッチング方法 | |
| JPS59127875A (ja) | シヨツトキ−バリアゲ−ト型電界効果トランジスタの製造方法 | |
| JPS5896732A (ja) | イオン注入方法 | |
| JPS6016478A (ja) | 磁電変換素子 | |
| JPS58142575A (ja) | 半導体装置の製造方法 | |
| JPH0669239A (ja) | ＧａＡｓ系電界効果半導体装置及びその製造方法 | |
| JPS6122671A (ja) | シヨツトキ障壁ゲ−ト型電解効果トランジスタの製造方法 | |
| JPS6245078A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04369841A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS62183564A (ja) | 半導体装置の製造方法 | |
| JPS59161077A (ja) | 半導体装置およびその製造方法 | |
| JPS6037176A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6265462A (ja) | ヘテロ接合バイポ−ラ半導体装置の製造方法 |