JPH0479332A - マトリックス配線素子 - Google Patents
マトリックス配線素子Info
- Publication number
- JPH0479332A JPH0479332A JP2195313A JP19531390A JPH0479332A JP H0479332 A JPH0479332 A JP H0479332A JP 2195313 A JP2195313 A JP 2195313A JP 19531390 A JP19531390 A JP 19531390A JP H0479332 A JPH0479332 A JP H0479332A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- matrix
- followed
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパーソナルコンピュータ等のようにLSIチッ
プを多用するプリント配線基板上における、LSI相互
の接続に関するものである。
プを多用するプリント配線基板上における、LSI相互
の接続に関するものである。
従来の技術
LSIチップの規模の増加による端子数の増加、及びプ
リント基板上に使用するLSIチップの個数が増えて(
ることにより各LSIチップ相互の配線が非常に煩雑な
ものとなり、プリント基板において、LSI実装面積の
数倍を相互間の配線領域を必要としている。
リント基板上に使用するLSIチップの個数が増えて(
ることにより各LSIチップ相互の配線が非常に煩雑な
ものとなり、プリント基板において、LSI実装面積の
数倍を相互間の配線領域を必要としている。
発明が解決しようとする課題
従来、LSIチップを2個以上使用してコンピュータシ
ステムを作る場合、各LSIチップ相互間の配線が必要
であるが、多(の場合、それぞれのLSI端子の配列は
、それと接続されるLSIの端子配列順と異なることが
ある。
ステムを作る場合、各LSIチップ相互間の配線が必要
であるが、多(の場合、それぞれのLSI端子の配列は
、それと接続されるLSIの端子配列順と異なることが
ある。
従って、プリント基板上で順番を入れかえる等、LSI
相互の配線処理により、配線領域の面積がLSI自身の
占める面積の数倍になることが生じるという問題点があ
った。
相互の配線処理により、配線領域の面積がLSI自身の
占める面積の数倍になることが生じるという問題点があ
った。
本発明は上述した配線領域の増加を抑制することを目的
としたものである。
としたものである。
課題を解決するための手段
本発明は、LSI相互間の配線を半導体集積回路製造技
術を用いて作製した2層の金属層によるマトリックス配
線素子により実現し、これをプリント配線基板上に実装
する構成のマトリックス配線素子である。
術を用いて作製した2層の金属層によるマトリックス配
線素子により実現し、これをプリント配線基板上に実装
する構成のマトリックス配線素子である。
作用
マトリックス中に、どの入出力端子にも接続していない
横方向あるいは縦方向のパターンをあらかじめ形成して
お(ことにより、層間絶縁膜の開口場所を変えることで
、マトリックス配線素子内の任意の端子間を接続するこ
とが可能となるため、隣接するLSIの端子と一致した
端子配列が可能になる。
横方向あるいは縦方向のパターンをあらかじめ形成して
お(ことにより、層間絶縁膜の開口場所を変えることで
、マトリックス配線素子内の任意の端子間を接続するこ
とが可能となるため、隣接するLSIの端子と一致した
端子配列が可能になる。
従ってプリント配線基板上でのLSI相互の順変換及び
接続のための配線は不要になる。
接続のための配線は不要になる。
実施例
第1図に、本発明の一実施例を示す、即ち各辺に4端子
を有する四角形のフラット型パッケージに本発明のマト
リックス配線素子を入れた構成である。
を有する四角形のフラット型パッケージに本発明のマト
リックス配線素子を入れた構成である。
各LSIチップのポンディングパッドと当該マトリック
スのパッドT+ −T’s間を配線接続する。
スのパッドT+ −T’s間を配線接続する。
また、第1図のA−A ’断面を第2図に示す。
本発明のマトリックス配線素子はシリコン基板3の表面
に酸化膜4を熱酸化法により形成し、その上に全面にア
ルミ等の金属膜を蒸着し、その後周知のフォトリソグラ
フィー技術により縦配線1を形成し、さらに酸化膜を化
学的気相成長法により形成し、所望の部分の孔(6,1
1,,12,13)を再びフォトリソグラフィー技術に
より形成し、その後、縦配線1と同様な方法で横配vA
2を形成し、ボンディングワイヤー7以外のシリコン基
板表面に保護膜8を形成することにより作成される。
に酸化膜4を熱酸化法により形成し、その上に全面にア
ルミ等の金属膜を蒸着し、その後周知のフォトリソグラ
フィー技術により縦配線1を形成し、さらに酸化膜を化
学的気相成長法により形成し、所望の部分の孔(6,1
1,,12,13)を再びフォトリソグラフィー技術に
より形成し、その後、縦配線1と同様な方法で横配vA
2を形成し、ボンディングワイヤー7以外のシリコン基
板表面に保護膜8を形成することにより作成される。
このようにして形成されたマトリックス配線素子をフラ
ット型パッケージに入れて配線素子を完成する。
ット型パッケージに入れて配線素子を完成する。
ここで、縦配線1と横配線2を形成するためめフォトマ
スクをあらかじめ用意しておき、接続方法が確定した後
に酸化膜5の開口用フォトマスクを準備する。
スクをあらかじめ用意しておき、接続方法が確定した後
に酸化膜5の開口用フォトマスクを準備する。
第1図において、例えば、孔6に着目すると、この場合
は端子T4と端子T5とが接続されている。また、縦配
線中に端子に接続されていない縦配線13を形成してお
けば、孔11.12を介して端子T1 と端子TIOと
が接続可能となる。
は端子T4と端子T5とが接続されている。また、縦配
線中に端子に接続されていない縦配線13を形成してお
けば、孔11.12を介して端子T1 と端子TIOと
が接続可能となる。
発明の効果
本発明によれば、LSIチップ相互間の配線がマトリッ
クス配線素子により接続可能となるため、プリント配線
基板のパターン引き回し面積を低減できる。また、プリ
ント基板を有する実セットの小型化が実現できるため、
このマトリックス配線素子は工業的にきわめて有用であ
る。
クス配線素子により接続可能となるため、プリント配線
基板のパターン引き回し面積を低減できる。また、プリ
ント基板を有する実セットの小型化が実現できるため、
このマトリックス配線素子は工業的にきわめて有用であ
る。
第1図は、本発明の一実施例マトリックス配線素子の平
面図、第2図は第1図のA−A ’の断面図である。 3・・・・・・シリコン基板、4,5・・・・・・酸化
膜、6・・・・・・酸化膜開口部、7・・・・・・ボン
ディングワイヤ、8・・・・・・保護膜。 代理人の氏名 弁理士 粟野重孝 ほか1名第1図 11 T76 丁16 T14 T
131\ //// j Tざ 第2図
面図、第2図は第1図のA−A ’の断面図である。 3・・・・・・シリコン基板、4,5・・・・・・酸化
膜、6・・・・・・酸化膜開口部、7・・・・・・ボン
ディングワイヤ、8・・・・・・保護膜。 代理人の氏名 弁理士 粟野重孝 ほか1名第1図 11 T76 丁16 T14 T
131\ //// j Tざ 第2図
Claims (1)
- 半導体基板上に形成された絶縁膜上に、第1金属配線層
、層間絶縁膜、第2金属配線層を順次形成した構成を具
備し、前記第1、第2金属配線層には入出力端子に接続
されていない配線層を含み、さらに、前記第1、第2金
属配線層の所望の部分を接続するように層間絶縁膜に開
口を有することを特徴とするマトリックス配線素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195313A JPH0479332A (ja) | 1990-07-23 | 1990-07-23 | マトリックス配線素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195313A JPH0479332A (ja) | 1990-07-23 | 1990-07-23 | マトリックス配線素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479332A true JPH0479332A (ja) | 1992-03-12 |
Family
ID=16339083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195313A Pending JPH0479332A (ja) | 1990-07-23 | 1990-07-23 | マトリックス配線素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0479332A (ja) |
-
1990
- 1990-07-23 JP JP2195313A patent/JPH0479332A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050184375A1 (en) | Electronic device configured as a multichip module, leadframe and panel with leadframe positions | |
| US7078792B2 (en) | Universal interconnect die | |
| JPS6281745A (ja) | ウエハ−規模のlsi半導体装置とその製造方法 | |
| US7067352B1 (en) | Vertical integrated package apparatus and method | |
| JPH1187400A (ja) | 半導体装置 | |
| JPH0544829B2 (ja) | ||
| JPH0479332A (ja) | マトリックス配線素子 | |
| JPS61224341A (ja) | 半導体集積回路装置 | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JPH01286353A (ja) | 混成集積回路 | |
| JPS5988863A (ja) | 半導体装置 | |
| JPS61288458A (ja) | 半導体集積回路装置の製造方法 | |
| JP2911980B2 (ja) | 半導体集積回路装置 | |
| JPS6354745A (ja) | 半導体集積回路 | |
| JPH01162349A (ja) | 半導体装置の製造方法 | |
| JPS63155754A (ja) | 配線基板 | |
| JPS59117236A (ja) | 半導体装置 | |
| JPH02189944A (ja) | 半導体集積回路装置 | |
| JPS6286744A (ja) | Lsiチツプ | |
| JPS62213147A (ja) | 積層回路基板の製造方法 | |
| JPH0129053B2 (ja) | ||
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH0571139B2 (ja) | ||
| JPS6127655A (ja) | 集積回路の製造方法 |