JPH048100A - 方向性強調を有するオーディオ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、オーディオ信号の信号処理装置に関し、特に
、方向性強調を有するオーディオ信号処理装置に関する
。

（ロ）従来の技術 近年、映画館での立体音場再生を効果的に実現したステ
レオシステムが開発された。これを、従来のステレオ装
置の左チャネルと右チャネルにサラウンドチャネルを後
方に加えて家庭でも立体音場再生を可能にしたステレオ
装置が開発されている。

さらに、最近ではより本格化して、映画館とほぼ同等の
立体音場再生効果が得られるサラウンドステレオシステ
ムが発表された。これは、原音の左右チャネルのオーデ
ィオ信号に、音の定位を明確にする方向性強調と言う信
号処理が施されることが大きな特徴である。この方式の
再生においては、左右チャネルのオーディオ信号から左
チャネルし、右チャネルＲ、サラウンドチャネルＳ、及
び、センターチャネルＣを作成する。しかもその時、左
右の信号のレベル差に基づいて、方向性強調を付加する
のである。

第８図は　方向性強調を行う信号処理装置の回路ブロッ
ク図である。

各チャネルＬ、Ｒのオーディオ信号は、各々バンドパス
フィルタ（１）に入力され、レベル検出に不必要な帯域
が取り除かれる。バンドパスフィルタ（１）の出力から
、加算及び減算回路（２）によりＬ−Ｒ（サラウンドチ
ャネルＳ）とＬ＋ＲＣセンターチャネルＣ）の信号を作
成する。そして、各チャネルのオーディオ信号は、全波
整流回路（３）によって整流され、各チャネルのレベル
を示す電圧Ｌｖ、　Ｒｖ、Ｓｖ、Ｃｖに変換され、更に
、各チャネルのレベルＬｖ、　Ｒｖ、　Ｓｖ、　Ｃｖは
、差動入力の対数変換回路（４）で各チャネルのレベル
差、ＬｖＲｖ、Ｃｖ　　Ｓｖが対数変換される。この対
数変換されたレベル差Ｌｖ　　Ｒｖ、Ｃｖ　　Ｓｖは積
分回路（５）によって積分される。積分回路（５）は、
レベル差Ｌｖ−Ｒｖ、ＣＶ−Ｓｖの変化の速さを検出す
る時定数切り替え回路（６）によって、積分時定数が切
り替えられる。積分されたレベル差Ｌｖ　　Ｒｖ、Ｃｖ
Ｓｖは、極性判定回路（７）によって４つの制御信号Ｅ
Ｌ、ＥＲ，Ｅｏ、Ｅｓが作成される。即ち、Ｒ／Ｌ〉１
の場合はＥＬにＬｖ−Ｒｖの積分値に応じた電圧を出力
し、Ｒ／Ｌ＜１の場合はＥＲにＬｖ−Ｒｖの積分値に応
じた電圧を出力し、また、Ｓ／Ｃ＞１の場合はＥｃにＣ
ｖＳｖの積分値に応じた電圧を出力し、Ｓ／Ｃ＜１の場
合はＥ８にＣｖＳ９の積分値に応じた電圧を出力する。

ＶＣＡ（ボルテージ・コンドロールド・アンプ）（８）
は、入力された左チャネルＬと右チャネルＲのオーディ
オ信号を制御信号ＥＬ、ＥＦＩ、Ｅｏ、Ｅｓの各々によ
って制御されるアンプによって増幅し、８個の信号を出
力する。この８個の信号と左チャネルＬと右チャネルＲ
のオーディオ信号を加算回路（９）において加算し、Ｌ
、Ｒ，Ｃ，Ｓの各チャネル信号を作成出力する。この出
力が方向性強調の施された信号となる。

この技術については、日経エレクトロニクス１９８８年
６月２７日（ＮＯ４５０号）の第８８頁から第８９頁に
詳細に記述されている。

（ハ）発明が解決しようとする課題 第８図に記載した方向性強調を有するオーディオ信号処
理装置は、アナログで入力された左右チャネルのオーデ
ィオ信号をアナログのまま処理している。

ところが、最近オーディオ信号用のＤＳＰ　（デジタル
・シグナル・プロセッサ）が開発され、グラフインクイ
コライザや残響音等の処理が音質の劣化無しにデジタル
で簡単に行えるようになった。即ち、アナログのオーデ
ィオ信号をデジタルに変換し、このデジタル信号に対し
てＤＳＰ内部で各種の音響効果を実現するための処理を
施し、その結果のデジタル圧力を再びアナログ信号に変
換するのである。ここで、ＡＤ及びＤＡ変換のサンプリ
ング周波数は、４８ＫＨ，，４４，１ＫＨ２あるいは３
２　Ｋ　Ｈｚが使用される。

そこで、ＤＳＰを使用して第８図に示すような方向性強
調を有するオーディオ信号処理装置を実現することが考
えられたが、例えば　４４．１ＫＨ２毎に入力されてく
るデジタルデータに対して、ＤＳＰに第８図に示す処理
を全て実行させることはステップ数が膨大となＬ実現が
困難であった。あるいは、非常に高速で動作するＤＳＰ
が必要となるため、コスト高となＬ一般消費者に受は入
れられるオーディオ装置はできない。

また、第８図における積分回路（５）及び時定数切り替
え回路（６）をＤＳＰによって構成する際には、いずれ
もデジタルローパスフィルタによって構成する。ところ
が、積分回路（５）及び時定数切り替え回路（６）は、
カットオフ周波数が７８２あるいは０．３４Ｈｚと非常
に低いため、サンプリング周波数４４．１ＫＨｚでは、
これを構成するデジタルフィルタの乗算定数は、小数点
以下の有効桁数が長くなＬ乗算定数を表すデータのピン
ト数が非常に多くなＬ３２ビツトのＤＳＰでも足りない
といった問題があった。

（ニ）課題を解決するための手段 本発明は上述した点に鑑みて創作されたものであＬ左チ
ャネル信号と右チャネル信号のレベル比、及び、各チャ
ネル信号の和と差のレベル比を検出し　該検出結果に基
づいて各出力チャネルのレベルを増幅又は減衰させるこ
とによって方向性強調を行うオーディオ信号処理装置に
おいて、所定のサンプリング周期毎に入力される左チャ
ネル及び右チャネルのデジタルデータを入力し、該デジ
タルデータの処理を、前記サンプリング周期毎に完結す
るブロックと前記サンプリング周期のＮ倍の周期で完結
するブロックに分割することによＬカットオフ周波数の
低いデジタルフィルタの乗算定数を表すデータのビット
数が少なくでき、さらに、サンプリング周期毎に処理す
るステップ数も減少できるものである。

（ホ）作用 上述の手段によれば、サンプリング周期毎に入力されて
（る左チャネル及び右チャネルのデジタルオーディオデ
ータＬ及びＲからＬ＋Ｒ，（Ｃ）とＬ−Ｒ（Ｓ）を求め
、各チャネルＬ５、Ｒ，Ｃ，Ｓを全波整流して積分する
動作をサンプリング周期毎に行うと、全波整流及び積分
の８カは、サンプリング周期でそれ程変化しな（なるた
め、全波整流及び積分の圧力に基づいて８つの係数を求
める動作、即ち、全波整流及び積分の出力を各々対数変
換する対数変換手段と、該対数変換出力からしとＲの差
及びＬ＋ＲとＬ−Ｈの差を算出するレベル差算出手段と
、該レベル差算出手段の各出力を第１のデジタルローパ
スフィルタで積分し、所定のレベルになったことを検出
するレベル検出手段と、該レベル検出手段の出力に従っ
て時定数が切り替え制御され、前記レベル差算出手段の
出力を入力する第２のデジタルローパスフィルタと、該
第２のデジタルローパスフィルタの出力の符号に従って
出力を振り分ける極性判別手段と、該極性判別手段の出
力を逆対数変換する逆対数変換手段と、該逆対数変換手
段の圧力に基づいて複数の係数を作成する係数作成手段
との動作を、サンプリング周期のＮ倍の周期で行うこと
ができ、そのために、第１のデジタルローバスフィルタ
と第２のデジタルローパスフィルタを構成する乗算係数
のビット数を少な（できると共に、これらの動作を１／
Ｎに分散することができサンプリング周期毎のステップ
数が少なくなる。

（へ）実施例 第１図は、本発明の実施例を示すブロック図である。（
１１）は第１ブロツクであＬ左チャネルデジタルデータ
ＬＩＮと右チャネルデジタルデータＲＩを入力し、サン
プリング周期１／ｆｓ毎に動作するブロックである。（
１２）は第１ブロツクから出力されるデジタルデータを
入力し処理する第２ブロツクであＬサンプリング周期１
／ｆｓのＮ倍の周期で動作をするブロックである。　（
１３）は第３ブロツクであＬ第１ブロツクと同様にサン
プリング周期１／ｆ８毎に動作するブロックである。

以下各ブロックを詳細に説明する。

第１ブロツクは、サンプリング周期１／ｆ８、例えば、
ｆｓ＝　　４４．１ＫＨｚ）毎に、左チャネルデジタル
データＬＩＮと右チャネルデジタルデ−タＲＩＮを各々
入力するデジタルバンドパスフィルタ（１４）と、デジ
タルバンドパスフィルタ（１４）の８力り及びＲを加算
して、センターチャネルデータＣを作成する加算器（１
５）と、デジタルバンドパスフィルタ（１４）の出力か
らＬ−Ｒを減算してサラウンドチャネルデータＳを作成
する減算器（１６）と、各チャネルデータＬ．Ｒ．Ｃ．
Ｓを入力するデジタルバイパスフィルタ（＋７）と、各
デジタルバイパスフィルタ（１７）の出力データを全波
整流する全波整流器（１８）とから構成される。

ここで、デジタルバンドパスフィルタ（１４）は、各チ
ャネルのレベル検出に不必要な周波数成分を除去するた
めのものであＬ第２図に示されるような３段の継続接続
されたＩＩＲデジタルフィルタで構成される．第２図に
おいて、（１９）は１サンプリング前のデータを保持す
る遅延素子，　＋２９）は所定の定数を入力データに乗
算する乗算器、（２１）は加算器である。本実施例では
，１段目及び２段目のデジタルフィルタはカットオフ周
波数が１０Ｏ　Ｈ　ｚのバイパスフィルりであＬ３段目
のデジタルフィルタはカットオフ周波数が５ＫＨ．のロ
ーノ（スフィルタである。

第１ブロツクのデジタルバイパスフィルタ（１７）は、
第２図に示されたデジタルフィルタの１段と同一構成で
あＬカットオフ周波数が２１８８７に設定されている。

また、全波整流器（１８）は、第３図に示される如く、
絶対値算出回路（２２）とローパスフィルタ（２３）と
から構成される。絶対値算出回路（２２）は、入力され
たデジタルデータの最上位ビットが０′”であるか１″
であるかを検出し、”　ｏ　”の場合には入力されたデ
ジタルデータをそのまま出力し”　１　”の場合には人
力されたデジタルデータの補数を算出して出力すること
によＬ入力されたデジタルデータを全波整流する働きを
する８０−バスフィルタ（２３）は、カントオフ周波数
が１４Ｈ２のデジタルローパスフィルタで、全波整流の
ための積分器の働きをし、絶対値算出回路（２２）で全
波整流された出力を平滑化する．更に、ローパスフィル
タ（２３）は、アンチエリアスフィルタとしても作用し
、第２ブロツクがサンプリング周期Ｎ／ｆ８で動作する
際に、第１ブロツクの出力信号の周波数と第２ブロフク
のサンプリング周波数ｆ８／Ｎの干渉を防止するための
フィルタも兼ねる。

また、ローパスフィルタ（２３）は、第２図のデジタル
フィルタ形式と異なった形式（２Ｄ型と呼ばれる）で形
成される。即ち、ローパスフィルタ（２３）は、１４Ｈ
ｚの低域フィルタなので乗算精度の劣化を防止するため
の構成となっておＬ第２図のデジタルフィルタのように
入力データに係数を乗算した結果と遅延データに係数を
乗算した結果を加算するのではなく、遅延データに係数
を乗算した結果を入力データに加算することにより有効
桁の減少が防止される。

第２ブロンク（１２）は、サンプリング周期１／ｆ、の
Ｎ倍の周期で動作する。即ち、サンプリング周期１／ｆ
、毎に出力される全波整流器（１８）の圧力は、ローパ
スフィルタ（２３）の積分結果であるから、データの変
化が緩やか、即ち、周波数が低くなるため　その８カを
処理する第２ブロツク（１２）は、サンプリング周波数
を低くすることができる。本実施例では　全波整流器（
１８）の出力周波数を考え１／１６のサンプリング周波
数、２７５ＫＨ，を採用している。

ここで、第２ブロツク（１２）は、第１ブロツクから出
力される各チャネルのデジタルデータを１６個毎に入力
し、そのデジタルデータを対数変換する対数変換器（２
４）と、各対数変換器（２４）の出力Ｌｅ、Ｒｅ、Ｃｅ
、Ｓｅのレベル差Ｌｅ−Ｒｅ、及び、Ｃｅ−９ｅを求め
る減算器（２５）と、Ｌｅ−ＲｅとＣｅＳｅを各々入力
するレベル検出器（２６）と、Ｌｅ−Ｒｅ及びＣｅ−３
ｅを各々入力するデジタルローパスフィルタ（２７）と
、デジタルローパスフィルタ（２７）の出力ＥＬＲ及び
ＥＣ３を各々入力する極性判別器（２８）と、極性判別
器（２８）の出力を逆対数変換する逆対数変換器（２９
）と、逆対数変換器（２９）の出力に基づいて８個の係
数を算出する係数算出器（３０）とから構成される。

ここで、対数変換器（２４）は、予めＲＯＭ等のメモリ
に入力データと対数出力データのテーブルを記憶したも
のを使用する。あるいは、入力データに基づいて近似演
算、即ち、チエビシエフ近似あるいはテーラ−近似等の
演算によって対数出力を求めてもよい。

レベル検出Ｒ（２６）及びデジタルローパスフィルタ（
２７）は、第４図の如く形成される。レベル検出器（２
６）は、カットオフ周波数が７Ｈｚのデジタルローパス
フィルタ（３１）と、各々のデジタルローパスフィルタ
（３１）の出力データが所定値以下になったことを検出
するレベル判定器（３２）と、レベル判定器（３２）が
共に判定出力を出力したことを検出するＡＮＤゲート（
３３）とから構成される。また、デジタルローパスフィ
ルタ（２７）は、カットオフ周波数が０．３４Ｈｚのデ
ジタルローパスフィルタ（３４）とカットオフ周波数が
７Ｈｚのデジタルローパスフィルタ（３５）からなＬデ
ジタルローパスフィルタ（３５）の入力は、ＡＮＤゲー
ト（３３）の出力によって制御されるスイフチ（３６）
により切り替えられ、レベル差データＬｅ−Ｒｅ及びＣ
ｅ−３ｅが共に小さくレベル判定器（３２）から共に判
定出力が圧力された場合は　デジタルローパスフィルタ
（３５）にはデジタルローパスフィルタ（３４）の出力
が印加さね、それ以外はレベル差データＬｅ−Ｒｅ及び
Ｃｅ−５ｅが各々デジタルローパスフィルタ（３５）に
印加される。

第２ブロンク（１２）におけるデジタルローパスフィル
タ（３１）、（３４）、（３５）は　超低域のフィルタ
であるため、乗算精度を劣化させないように、前述デジ
タルローパスフィルタ（２３）と同様に２Ｄ型となって
いる。また、この第２ブロツク（１２）はサンプリング
周波数が２．７５ＫＨｚと低くなっているため、これら
デジタルローパスフィルタ（３Ｉ）、（３４）、（３５
）のフィルタ係数のビット長は１６ビツト程度におさえ
られる。

極性判別器（２８）は、デジタルローパスフィルタ（２
７）の各圧力ＥＬＲ及びＥＣＳの極性、即ち、各出力Ｅ
ＬＲ及びＥＣ８が正か負かを判別するものであＬ第５図
に示すように、絶対値算出器（３７）と、−１の乗算器
（３８）と、加算器（３９）と、−１／２の乗算器（４
０）とから構成される０例えば、ＥＬＲが正の場合、絶
対値界ａ器（３ア）の圧力はＥＬＲとなＬ加算器（３９
）の一方の圧力は２ＥＬＲとなＬ他方の出力は０となる
。従って、乗算器（４ｏ）の出力ＥＬ’には−ＥＬＲが
８カされ、他方の乗算器（４０）の出力ＥＲ’は０とな
る。逆に　ＥＬＲが負の場合には、ＥＬ’には０が出力
され、ＥＲ’にはＥＬＲが出力される。ＥＣ８について
も同様である。

逆対数変換器（２９）は、対数変換器（２４）と同様に
対数入力と出力データを記憶したＲＯＭ等のテーブルを
用いるものであＬ極性判別器（２８）からの出力ＥＬ“
、ＥＲ’、ＥＣ’、ＥＳ’を逆対数変換して、方向性強
調を施すためのデータＥＬ　　ＥＲＥＣｌＥＳを作成す
る。

係数算出器（３０）は、データＥＬ、ＥＲ，ＥＣ。

ＥＳに基づいて、左チャネルデジタルデータＬＩＮ及び
右チャネルデジタルデータＲＩＨに乗算する係数を８個
作成するものであＬ第６図に示される如く構成される。

定数ＬＬ、ＣＬ、ＣＲＲＲば　データＥＬ、ＥＲ，ＥＣ
，ＥＳに各々定められた定数を乗算器（４１）によって
乗算し、該乗算結果と所定の定数を加算器（４２）によ
って加算することで得られ、定数ＬＲ，ＲＬは　データ
ＥＣ，ＥＳに各々定められた定数を乗算器（４１）によ
って乗算し、該乗算結果を加算器（４２）で加算するこ
とによって得られ、定数ＳＬ、ＳＲは、データＥＬ、Ｅ
Ｒ，ＥＣに各々定められた定数を乗算器（４１）によっ
て乗算し、該乗算結果と所定の定数を加算器（４２）で
加算することによって得られる。

第３ブロツクは、第１ブロツクと同様、サンプリング周
波数ｆｓで動作するブロックであＬサンプリング周期毎
に入力される左チャネルデジタルデータＬ＋ｓに第２ブ
ロツクから出力される係数値ＬＬ、ＯＬ、ＲＬ、ＳＬを
各々乗算する乗算器（４３）と、右チャネルデジタルデ
ータＲＩＨに係数値ＬＲ，ＯＲ，ＲＲ，ＳＲを各々乗算
する乗算器（４４）と、乗算器（４３）と（４４）の出
力を各々加算して、各チャネルのデジタルデータＬ゛、
Ｒ，Ｃ’Ｓを作成する加算器（４５）と、チャンネルデ
ータＣを入力し低周波部分を除去してセンターチャネル
データＣ０Ｕアを出力するデジタルバイパスフィルタ（
４６）と、チャンネルデータＣ゛からデジタルバイパス
フィルタ（４６）の出力データを減算してセンターチャ
ンネルの低域部分を求め、これをチャンネルデータＬ゛
及びＲ′に加算して左チャネルデジタルデータＬ。０丁
及び右チャネルデジタルデータＲｏ、Ｊ、として出力す
る減算器（４７）及び加算器（４８）と、チャンネルデ
ータＳ°を遅延する遅延素子（４９）と、遅延素子（４
９）の出力を入力して高域部分を除去してサラウンドチ
ャネルデジタルデータＳ。Ｕアを出力するローパスフィ
ルタ（５ｏ）とから構成される。ここで、デジタルバイ
パスフィルタ（４６）は、カントオフ周波数が１００Ｈ
ｚであＬデジタルローパスフィルタ（５０）は、カント
オフ周波数が７ＫＨ２である。

この第３ブロツクには、係数値ＬＬ、ＣＬ、ＲＬ、ＳＬ
及び係数値ＬＲ，ＣＲ，ＲＲ，ＳＲが第３ブロツクの１
６回の動作に１回の割合で供給されるが、第３ブロツク
は、供給された同一データを次にデータが供給されるま
で使用して処理を行う。第３ブロツクで処理された出力
り。ＩＪＴ、　Ｒ。

ｕｔ、Ｇｏυ↑、Ｓ　ＱＬＩ７は、方向性強調が施され
た出力となＬこれをＤＡ変換して再生することによＬ効
果的な立体音場が再生できる。

このように、第１および第３ブロツクをサンプリング周
波数ｆ　ｓ＝　４４　、　１　ｋ　Ｈｚで動作させ、第
２ブロツクを１／１６のサンプリング周波数２７５　Ｋ
　Ｈｚで動作させることによＬ低周波のデジタルローパ
スフィルタ（３］）、（３４）、（３５）の係数精度を
確保することができる。

即ち、低周波デジタルフィルタの３つの乗算係数ａ、ｂ
、Ｃは、 ａ＝ω。／（ωｏ＋　２　ｆ　５） ｂ＝ω。／（ωｏ＋　２　ｆ　５） ｃ＝（ωｏ−２ｆｓｌ／（ωｏ＋　２　ｆ８）（Ａ）Ｏ
＝　２　ｆ　Ｂｔａｎ（Ｗ　ｆ　ｃ／　ｆ　５ｌｌｓ＝
サンプリング周波数、ｆ８＝カフトオフ周波数） と表される。従って、超低域のローパスフィルタでは、
サンプリング周波数が高いほど、ｆ　０／　ｆ　ＢがＯ
に近くなるため、ω。もＯに近くなる。

故に、ａ＃０、ｂ丑０．ｃ＃−１となＬ係数の有効桁数
が長くなる。そこで、サンプリング周波数ｆ５を低くす
れば、ｆ　Ｃ／　ｆ　８の数値は、大きくなＬ係数ａ、
ｂ、ｃの有効桁数が短く係数精度が向上する。

次に、第１図に示された方向性強調を有するオーディオ
信号処理装置を実現するのに最適なりＳＰを第７図に示
す。このＤＳＰは、一対のデータバス（ＢＵＳ　１　）
（ＢＵＳ２）（５１＋と、該データバス（ＢＵＳ　１　
）（ＢＵＳ２）＋５１）に接続されたデジタル処理回路
＋５２）　＋５３）と、同様にデータバス（Ｂｕｓ　１
　）（ＢＵＳ２）（５１１に接続されたデータ入出力回
路（５４）、インターフェイス回路（５５）、外部メモ
リインターフェイス回路（５６）、データ交換レジスタ
（５７）と、データバス（ＢＵＳ２）に接続された記憶
制御レジスタ（５８）、条件分岐制御回路（５９）と、
データバス（ＢＵＳ２）に接続され、前記各回路の動作
を制御する制御回路（６０）とから構成されたオーディ
オ信号処理用のＤＳＰシステムであり　このＤＳＰシス
テムはワンチンブ半導体素子上に集積されるものである
。

データバス（５１）は、各々８ピント×３の２４ビツト
で構成される。データ入出力回路（５４）は、入力端子
ＩＮに外部から印加された１６ビントの左チャンネルと
右チャンネルのサンプリングデータをシリアルに入力し
、右チャンネルのデータはデータバスＢＵＳＩに、右チ
ャンネルのデータはデータバスＢＵＳ２に送出し、更に
、データバスＢＵＳ１及びＢＵＳ２に送出された処理済
のデータを受は取Ｌ出力端子ＯＵＴからシリアル比カす
るものである。

データ処理回路（５２）は右チャンネルのデータ処理用
、データ処理回路（５３）は左チャンネルのデータ処理
用であＬ各々全く同じ構成である。即ち、データ処理回
路（５２）　（５３１は、データＲＡＭ（６１）、定数
ＲＡ　Ｍ　（６２）、定数ＲＯＭ＋６３）、アドレスポ
インタｆ６４）　（６５）　（６６）　１乗算器（ＭＵ
ＬＨ６７）、Ａ　Ｌ　Ｕ　（６８）、アキュームレータ
（ＡＣＣ）（６９）、テンポラリ−レジスタ（ＴＭＰＩ
〜ＴＭＰ８）（７０）を有している。データＲＡＭ（６
１１は、データ入出力回路（５４）から送出された処理
前のデータ、及び、演算処理後のデータを記憶する２４
ビツト×１２８の容量を有し、データバス（５１）及び
乗算器（６７）の入力に接続される。定数ＲＡ　Ｍ　＋
６２）は、インターフェイス回路（５５）から送出され
るデジタルフィルタの係数等を記憶する１６ビフ）Ｘ２
５６の容量を有し、データバス（５１）、乗算器（６７
）の入力、及び、Ａ　Ｌ　Ｕ　（６８１の入力に接続さ
れる。また、定数ＲＯＭ　＋８３）は、デジタルフィル
タの固定的な乗算係数と対数変換及び逆対数変換のため
のデータテーブル等を固定記憶する２４ビツト×２５６
のリードオンリメモリであＬデータバス（５Ｉ）及び乗
算器（６７）の入力に接続される。

アドレスポインタ（６４）は、８ビツトで構成されデー
タＲＡＭ（６１）のアドレス指定を行うものであＬ制御
回路（６０）から出力されるマイクロコードｌＮＣｌ及
びＤＥＣＩで制御される。また、アドレスポインタ（６
５）は定数ＲＡ　Ｍ　（６２）のアドレスを指定する１
０ビツトのポインタであＬ制御回路（６０）から出力さ
れるマイクロコードｌＮＣ２で制御される。更に、アド
レスポインタ（６６）は、定数ＲＯＭ（６３）のアドレ
スを指定する８ビツトのポインタであＬ制御回路（６０
）から８カされるマイクロコードＤＥＣ３によって制御
される。

乗算器（６７）は、２４ビツト×１６ビツトの乗算をす
るものであＬＡ入力は２４ビットＢ人力は１６ビントで
、その乗算結果は１サイクル後に確定するものである。

更に、乗算器（ロ）７）のＡ人力とＢ入力には、入力選
択回路ＭＰＸＡとＭＰＸＢが設けられ、入力選択回路Ｍ
ＰＸＡは、制御回路（６０）からのマイクロコードＡ　
−Ｂ　Ｕ　Ｓ　ニょｌ１ｌ）　データバス（５１）を選
択し、マイクロコードＡ−ＤＲＡＭによりデータＲＡＭ
（６１１を選択してＡ人力に印加し、入力選択回路ＭＰ
ＸＢは、マイクロコードＢ−ＢＵＳによりデータバス（
５１）を選択し、マイクロコードＢ−ＯＲＡＭにより定
数ＲＡ　Ｍ　（６２）を選択し、マイクロニードＢ−Ｃ
ＲＯＭｋよす定数ＲＯＭ　（６３１を選択してＢ入力に
印加する０乗算結果は３２ピントで圧力される。

Ａ　Ｌ　Ｕ　（６８）は３２ピントの演算回路であり方
に入力された３２ビツトの乗算結果と他方に入力された
３２ビツトのＡ　ＣＣ（６９）のデータをマイクロコー
ドＡＤＤによって加算処理して、その結果をＡ　ＣＣ（
６９）に転送する。ＡＣＣ（６９１の３２ビツトのうち
、上位２４ビツトはデータバス（５１）と接続され、下
位８ピントは補助バス（７１）によってテンポラリ−レ
ジスタ（７０）の下位８ビツトと接続されている。テン
ポラリ−レジスタ（７０）は、３２ビツトのレジスタＴ
ＭＰＩ、ＴＭＰ２・・・・・・ＴＭＰ８で構成され、３
２ピントのデータを最大８個保持するレジスタであＬ各
々の上位２４ビツトはデータバス（５１）と接続される
。データバス（５１）と補助バス（７１）によって、テ
ンポラリ−レジスタ（７０）とＡ　ＣＣ（６９１間で３
２ビフトデータの転送が行われる。

制御回路（６０）は、予めプログラムされた手順に従っ
て、各部回路を制御するものであるが、データ処理回路
ｆ５２）　＋５３）の各部回路を同時にあるいは各々独
立して制御することも可能である。この制御回路（６０
）内にはプログラムＲＯＭ　（あるいはＲＡＭ）が内蔵
され、プログラムＲＯＭから読み出されたプログラムの
実行によＬアドレスポインタ（６４）　（６５）　（６
８）を制御するｌＮＣｌ、ｌＮＣ２゜ＤＥＣＩ、ＣＬＥ
ＡＲ２，ＤＥＣ３；入力選択回路ＭＰＸＡ、ＭＰＸＢを
制御するＡ−ＢｕｓＡ−ＤＲＡＭ、Ｂ−ＢＵＳ、Ｂ−Ｃ
ＲＡＭ、Ｂ−ＣＲＯＭ　；　ＡＬ］６８１を制御するＡ
ＤＤ、ＴＨＲ，ＭＤ；データ交換レジスタ（５７）を制
御するＣＨＧ；条件分岐制御回路（５９）を制御する０
ＶＦＲ，５ＩＦＲ，ＣＡＦＲ，ＢＯＦＲ；記憶制御レジ
スタ（５８）を制御するＭＢＤＬ等が出力される。

インターフェイス回路ｆ５５）は、ＤＳＰシステムと外
部の制御装置、例えば、マイクロコンピータ（不図示）
の間のデータ送受を行うものである。

外部メモリインターフェイス回路（５６）は、ＤＳＰシ
ステムに外部接続されるメモリとの間で、アドレス指定
及びデータの送受を行うための回路である。

データ交換レジスタ（５７）は、データバスＢＵＳ１に
送出されたデータを保持し、データバスＢＵＳ２に出力
する２４ピントのＲ→Ｌレジスタ（５７ａ）と、データ
バスＢＵＳ２に送出されたデータを保持し、データバス
ＢＵＳ　１に出力する２４ビツトのし一＋Ｒレジスタ（
５７ｂ）から構成され、交換命令の実行時に制御回路（
６０）から出力される制御信号ＣＨＧによＬ１命令サイ
クル中に、データの保持と出力がＲ−Ｌレジスタ（５７
ａ）及びＬ→Ｒレジスタ（５７ｂｌで同時に行われる。

従って、右チャンネルのデジタルデータと左チャンネル
のデジタルデータを互いに交換し、各々相手チャンネル
のデータに所定の係数を乗算し２自分のデジタルデータ
に加算あるいは減算するといった信号操作が行える。

条件分岐制御回路（５９）は、各々のデジタル処理回路
（５２＋　（５３）のＡ　Ｌ　Ｕ　（６８１のデジタル
処理出力が所定の状態になったときに出力される信号を
。

データバスＢＵＳ２から印加されたデータに基いて選択
しジャンプ制御信号ＪＭＰを発生するものである。

この第７図に示されたＤＳＰを用いて第１図に示された
信号処理装置を実現する場合、ＤＳＰのデジタル処理回
路（５２）　（５３）に各々処理を分担させ同時に行う
ことができる。即ち、ＡＤ変換されて入力される左チャ
ネルと右チャネルのデジタルチータラ各々フィルタする
デジタルバンドパスフィルタ（１４）は、デジタル処理
回路（５２）　（５３）の各々で独立して形成し、その
出力結果は　ＤｓＰＯ）ｆ　−夕交換Ｌｉシスタ（５７
）を使用してデジタル処理回路（５２）　（５３）の各
々に伝達する。以降は、基本的に、左チャネル及び右チ
ャネルの処理をデジタル処理回路（５２）で行い、セン
ターチャネル及びサラウンドチャネルの処理をデジタル
処理回路（５３）で行う。

また、デジタル処理回路（５２）　（５３１の各々にお
いて、第２図から第５図に示された各種のデジタルフィ
ルタ等を実現する場合、係数の乗算は、乗算器（６７）
で行い、加算及び減算は、Ａ　Ｌ　Ｕ　＋６８＋で行つ
、即チ、フィルタに入力されるデジタルデータを乗算器
（６７）の入力Ａに印加し、フィルタ係数を定数ＲＯＭ
から読み出して入力Ｂに印加して乗算を行い、更にデー
タＲＡＭ（６１１から１サンプリング前のデータを読み
出して定数ＲＯＭ　Ｉ６３）からのフィルタ係数と乗算
器（６７）で乗算する。この乗算を繰り返しながら乗算
器（６７）から出力されてくる乗算結果をＡ　Ｌ　Ｕ　
（６Ｂ）とＡ　ＣＣ（６９）で繰り返し加算することに
よって効率良くフィルタ処理が実現できる。

更に、全波整流器（１Ｂ）の絶対値算出器（２２）及び
極性判別器（２８）の絶対値算出器（３７）は、ＡＬ］
６８）で最上位ビットの判定を行い、その結果によって
補数を算出することで実現される。また、レベル判定器
（３２）及びＡＮＤゲート（３３）は、デジタルローパ
スフィルタ（３１）の出力結果となる乗算器（６７）の
出力をＡ　Ｌ　Ｕ　Ｉ６８１で所定値と比較しその結果
によって条件分岐制御回路（５９）からＪＭＰ制御信号
を発生させ、ジャンプ先のプログラムでデジタルローパ
スフィルタ（３４）の処理をするように構成する。対数
変換器（２４）及び逆対数変換器（２９）は、一方のデ
ジタル処理回路の定数ＲＯＭ　（６３）に対数変換テー
ブルを記憶させ、他方のデジタル処理回路の定数ＲＯＭ
　（６３）に逆対数変換テーブルを記憶させ、互いの定
数ＲＯＭ　（６３）をアクセスしあうことで実現する。

あるいは、定数変換テーブル及び逆対数変換テーブルを
制御回路（６０）内のプログラムＲＯＭに記憶して、こ
のＲＯＭをアクセスするようにしてもよい。

ところで、第１図の第１ブロツク及び第３ブロツクをサ
ンプリング周波数ｆＢ＝４４．１ＫＨ。

で動作させるためには、左右チャネルのデジタルデータ
Ｌ１．４及びＲいが入力される度に、第１ブロンク及び
第３ブロツクの処理を行うプログラムの実行を次のデジ
タルデータが入力されるまでの間に完了させる。一方、
第２ブロツクをサンプリング周波数ｆ３の１／１６で動
作させるためには、第２ブロツクを実現するプログラム
を略均等に１６分割し、その一つ一つをサンプリング周
期毎に、第１ブロツク及び第３ブロツクのプログラムの
実行前あるいは実行後に行うことで実現する。その際、
処理結果は次のサンプリング周期に使用するために、デ
ータＲＡＭ（６１）に待避させる必要がある。

このように、第７図に示されたＤＳＰを用いると、同じ
プログラムで同時にデータ処理回路（５２）（５３）を
制御できるので、プログラムステップ数を短縮でき、第
１図に示された方向制強調を有するオーディオ信号処理
装置か極めて簡単に実現できるものである。

（ト）発明の効果 上述の如く、本発明によれば、ＤＳＰによって方向制強
調を有するオーディオ信号処理装置を構成する際、ＡＤ
変換されたオーディオ信号のサンプリング周期で動作す
るブロックとそのサンプリング周期のＮ倍の周期で動作
するブロックとに分けることによＬ低周波のデジタルフ
ィルタ係数のビット数が少なくなＬ精度のよい演算が行
える。

さらに、サンプリング周期のＮ倍で動作するブロックの
処理を１／Ｎに略均等分割し、Ｎサンプリング周期に分
配することによＬ−回のサンプリング期間内に処理する
ステップ数が減少するのでスルーブツトが向上する。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図に示されたバンドパスフィルタの構成図、第３図は
第１図に示された全波整流器の構成図、第４図は第１図
に示されたレベル検出器及びデジタルローパスフィルタ
の構成図、第５図は第１図に示された極性判別器の構成
図、第６図は第１図に示された係数算出器の構成図、第
７図は第１図に示されたオーディオ信号処理装置を実現
するのに適したＤＳＰのブロック図、第８図は本発明の
従来例を示すブロック図である。 （１１）・第１ブロツク、（Ｉ２）・・・第２ブロフク
、（１３）・第３ブロツク、（１４）・・・デジタルバ
ンドパスフィルタ、（１５）・・加算器、（１６）・・
・減算器、　（Ｉ７）・・・バイパスフィルタ、（１８
）・・・全波整流器、（２４）・・・対数変換器、（２
５）・・・減算器、（２６）・・・レベル検出器、（２
７）・・・デジタルローパスフィルタ、（２８）・極性
判別器、（２９）・・・逆対数変換器、（３０）・・・
係数算出器、（４３）　（４４）・・乗算器、　　（４
５）　　加算器、（４６）・・・デジタルバイパスフィ
ルタ、（４７）・・・減算器、　　（４８）・・加算器
、（４９）・・・遅延素子、（５０）・デジタルローパ
スフィルタ。

Claims (4)

【特許請求の範囲】
1. （１）左チャネル信号と右チャネル信号のレベル比、及
   び、各チャネル信号の和と差のレベル比を検出し、該検
   出結果に基づいて各出力チャネルのレベルを増幅又は減
   衰させることによって方向性強調を行うオーディオ信号
   処理装置において、所定のサンプリング周期毎に入力さ
   れる左チャネル及び右チャネルのデジタルデータを入力
   し、該デジタルデータの処理を、前記サンプリング周期
   毎に完結するブロックと前記サンプリング周期のＮ倍の
   周期で完結するブロックに分割したことを特徴とする方
   向性強調を有するオーディオ信号処理装置。
2. （２）左チャネル信号と右チャネル信号のレベル比、及
   び、各チャネル信号の和と差のレベル比を検出し、該検
   出結果に基づいて各出力チャネルのレベルを増幅又は減
   衰させることによって方向性強調を行うオーディオ信号
   処理装置において、所定のサンプリング周期毎に入力さ
   れる左チャネルと右チャネルのデジタルデータＬ及びＲ
   からＬ＋Ｒ及びＬ−Ｒを算出し、各デジタルデータＬ、
   Ｒ、Ｌ＋Ｒ、及び、Ｌ−Ｒの各々の整流値を算出する第
   １のブロックと、 前記第１のブロックで算出された各整流値を各々所定の
   関数変換し、該関数変換出力からＬとＲの差及びＬ＋Ｒ
   とＬ−Ｒの差を算出し、該算出結果を逆変換すると共に
   該逆変換に基づいて複数の係数を作成する第２のブロッ
   クと、前記サンプリング周期毎に入力される左チャネル
   及び右チャネルのデジタルデータＬ及びＲに前記第２の
   ブロックで作成された係数を乗算して、方向性強調され
   た複数チャネルの出力データを算出する第３のブロック
   と、 を備え、前記第１及び第３のブロックは、前記サンプリ
   ング周期毎に処理を完結し、前記第２のブロックは前記
   サンプリング周期のＮ倍の周期で処理を完結することを
   特徴とする方向性強調を有するオーディオ信号処理装置
   。
3. （３）前記第２のブロックの処理を略１／Ｎに分割し、
   前記第１及び第３のブロックの処理を行うサンプリング
   周期間に前記１／Ｎに分割された処理を行うことを特徴
   とする請求項第１項記載の方向性強調を有するオーディ
   オ信号処理装置。
4. （４）左チャネル信号と右チャネル信号のレベル比、及
   び、各チャネル信号の和と差のレベル比を検出し、該検
   出結果に基づいて主要でない出力チャネルのレベルを減
   衰させることによって方向性強調を行うオーディオ信号
   処理装置において、所定のサンプリング周期毎に入力さ
   れる左及び右チャネルのデジタルデータＬ及びＲを入力
   するデジタルバンドパスフィルタと、該デジタルバンド
   パスフィルタの出力からＬ＋Ｒ及びＬ−Ｒを算出する加
   減算手段と、各デジタルデータＬ、Ｒ、Ｌ＋Ｒ、及び、
   Ｌ−Ｒの各々の絶対値を算出する全波整流手段とを備え
   た第１のブロックと、前記第１のブロックで算出された
   各絶対値を各々対数変換する対数変換手段と、該対数変
   換出力からＬとＲの差及びＬ＋ＲとＬ−Ｒの差を算出す
   るレベル差算出手段と、該レベル差算出手段の各出力を
   第１のデジタルローパスフィルタで積分し、所定のレベ
   ルになったことを検出するレベル検出手段と、該レベル
   検出手段の出力に従って時定数が切り替え制御され、前
   記レベル差算出手段の出力を入力する第２のデジタルロ
   ーパスフィルタと、該第２のデジタルローパスフィルタ
   の出力の符号に従って出力を振り分ける極性判別手段と
   、該極性判別手段の出力を逆対数変換する逆対数変換手
   段と、該逆対数変換手段の出力に基づいて複数の係数を
   作成する係数作成手段とを備えた第２のブロックと、 前記サンプリング周期毎に入力される左チャネル及び右
   チャネルのデジタルデータＬ及びＲに前記第２のブロッ
   クで作成された係数を乗算して、方向性強調された複数
   チャネルの出力データを算出する第３のブロックと、 を備え、前記第１及び第３のブロックは、前記サンプリ
   ング周期毎に処理を完結し、前記第２のブロックは前記
   サンプリング周期のＮ倍の周期で処理を完結することを
   特徴とする方向性強調を有するオーディオ信号処理装置
   。