JPH0483442A - データ送受信装置 - Google Patents
データ送受信装置Info
- Publication number
- JPH0483442A JPH0483442A JP2197560A JP19756090A JPH0483442A JP H0483442 A JPH0483442 A JP H0483442A JP 2197560 A JP2197560 A JP 2197560A JP 19756090 A JP19756090 A JP 19756090A JP H0483442 A JPH0483442 A JP H0483442A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- inputs
- transmission request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ通信のデータ送受信装置に利用する。
本発明はデータ送受信装置において、
電源投入時にすでに自端末から送信要求信号が与えられ
ている場合にはこの送信要求信号の「オン」を所定時間
遅延してデータ送信部に与えることにより、 処理速度の速い端末を接続した場合に対しても十分なイ
ンタバルを取り対応することができるようにしたもので
ある。
ている場合にはこの送信要求信号の「オン」を所定時間
遅延してデータ送信部に与えることにより、 処理速度の速い端末を接続した場合に対しても十分なイ
ンタバルを取り対応することができるようにしたもので
ある。
第４図は従来例のデータ送受信装置の遅延部のブロック
構成図である。第５図は従来例のデータ送受信装置の遅
延部の各信号波形のタイミングチャートである。
構成図である。第５図は従来例のデータ送受信装置の遅
延部の各信号波形のタイミングチャートである。
従来、データ送受信装置は、送信信号を「オフ」した直
後に対向側のデータ送受信装置で余剰データを受信する
ことがあるために、この余剰データを対向側でデータと
認識しないように端末側からの送信要求信号の「オフ」
を検出してからあらかじめ定めた時間遅延させてこの送
信要求信号の「オフ」をデータ送信部に送出し、遅延し
た開封向側に所定のパタンを送出し、対向側ではこの所
定のパタンを検出したら、データと見なさないようにす
る回路を有していた。そのために、送信要求を遅延させ
る回路が必要であった。
後に対向側のデータ送受信装置で余剰データを受信する
ことがあるために、この余剰データを対向側でデータと
認識しないように端末側からの送信要求信号の「オフ」
を検出してからあらかじめ定めた時間遅延させてこの送
信要求信号の「オフ」をデータ送信部に送出し、遅延し
た開封向側に所定のパタンを送出し、対向側ではこの所
定のパタンを検出したら、データと見なさないようにす
る回路を有していた。そのために、送信要求を遅延させ
る回路が必要であった。
この回路は、第４図に示すように、カウンタ６は、端末
側からの送信要求信号ＲＴＳを入力し、２種類の出力Ｑ
６、Ｑ７の出力信号を送信要求信号としてデータ送信部
へ出力していた。またオアゲート１１は端末側の送信要
求信号ＲＴＳとデータ送信部から入力される送信可能信
号ＩＣ３とを入力し、端末側へ送信可能信号として出力
していた。
側からの送信要求信号ＲＴＳを入力し、２種類の出力Ｑ
６、Ｑ７の出力信号を送信要求信号としてデータ送信部
へ出力していた。またオアゲート１１は端末側の送信要
求信号ＲＴＳとデータ送信部から入力される送信可能信
号ＩＣ３とを入力し、端末側へ送信可能信号として出力
していた。
しかし、このような従来例のデータ送受信装置では、端
末側の送信要求信号ＲＴＳが「オン」状態で、データ送
受信装置を起動した場合にカウンタ６が電源投入時の初
期化信号ＣＬＲによりリセットされ送信要求信号ＩＲ３
が「オン」状態となるために、データ送受信装置が正常
に動作し出す前に、データ送信部がデータを送出しデー
タ誤りを起こす可能性がある欠点があった。
末側の送信要求信号ＲＴＳが「オン」状態で、データ送
受信装置を起動した場合にカウンタ６が電源投入時の初
期化信号ＣＬＲによりリセットされ送信要求信号ＩＲ３
が「オン」状態となるために、データ送受信装置が正常
に動作し出す前に、データ送信部がデータを送出しデー
タ誤りを起こす可能性がある欠点があった。
また、処理速度の速い端末装置に接続した場合に、第４
図に示す端末側からの送出要求信号ＲＴＳは、そのイン
ターバルが速く、第５図に示す部分子のように送信要求
信号ＲＴＳが「オフ」してから「オン」するまでの時間
が短い。そのために送信要求信号を遅延させる回路を用
いたデータ送受信装置の場合に、端末側の送信要求信号
ＲＴＳでデータ送信部からの送信可能信号を「オフＪ信
号として、一定時間保持するために、第５図に示す送信
可能信号ＯＣ８の部分ｇのように端末側に伝わる送信可
能信号ＯＣ８が一瞬「オン」してデータが送出されデー
タ誤りを起こす欠点があった。
図に示す端末側からの送出要求信号ＲＴＳは、そのイン
ターバルが速く、第５図に示す部分子のように送信要求
信号ＲＴＳが「オフ」してから「オン」するまでの時間
が短い。そのために送信要求信号を遅延させる回路を用
いたデータ送受信装置の場合に、端末側の送信要求信号
ＲＴＳでデータ送信部からの送信可能信号を「オフＪ信
号として、一定時間保持するために、第５図に示す送信
可能信号ＯＣ８の部分ｇのように端末側に伝わる送信可
能信号ＯＣ８が一瞬「オン」してデータが送出されデー
タ誤りを起こす欠点があった。
本発明は上記の欠点を解決するもので、処理速度の速い
端末を接続した場合に対しても十分なインターバルを取
り対応することができ、電源投入時にすでに送信要求信
号が与えられていてもデータ送受信装置が正常に動作し
出す前にデータ送信部がデータを送出してデータ誤りを
起こすことがないデータ送受信装置を提供することを目
的とする。
端末を接続した場合に対しても十分なインターバルを取
り対応することができ、電源投入時にすでに送信要求信
号が与えられていてもデータ送受信装置が正常に動作し
出す前にデータ送信部がデータを送出してデータ誤りを
起こすことがないデータ送受信装置を提供することを目
的とする。
本発明は、電源投入時に初期化され自端末から入力する
送信要求信号の「オフ」をあらかじめ定めた時間遅延し
て出力するカウント手段を含む遅延部と、このカウント
手段の出力信号を入力し送信可能信号を出力するデータ
送信部とを備え、上記遅延部は上記送信要求信号に基づ
き上記出力された送信可能信号を上記自端末に与える送
出手段を含むデータ送受信装置において、上記遅延部は
電源投入時にすでに上記送信要求信号が与えられていた
場合に上記カウント手段の出力信号の「オン」を所定時
間遅延する遅延手段を含むことを特徴とする。
送信要求信号の「オフ」をあらかじめ定めた時間遅延し
て出力するカウント手段を含む遅延部と、このカウント
手段の出力信号を入力し送信可能信号を出力するデータ
送信部とを備え、上記遅延部は上記送信要求信号に基づ
き上記出力された送信可能信号を上記自端末に与える送
出手段を含むデータ送受信装置において、上記遅延部は
電源投入時にすでに上記送信要求信号が与えられていた
場合に上記カウント手段の出力信号の「オン」を所定時
間遅延する遅延手段を含むことを特徴とする。
また、本発明は、上記送出手段は上記出力された送信可
能信号の「オフ」を上記送信要求信号の立上り近くから
発生させる手段を含むことができる。
能信号の「オフ」を上記送信要求信号の立上り近くから
発生させる手段を含むことができる。
さらに、本発明は、上記カウント手段は、上記送信要求
信号を入力Ｃに入力し電源電圧を入力りに入力し初期化
信号と電源電圧との論理積を入力Ｓに入力する第一のフ
リップフロップと、上記送信要求信号と上記第一のフリ
ップフロップの出力Ｑの信号とを入力する第一のオアゲ
ートと、この第一のオアゲートの出力と上記初期化信号
とを入力するナンドゲートと、送信クロック信号を一方
の入力に入力するノアゲートと、このノアゲートの出力
をクロック信号入力に入力し上記ナンドゲートの出力を
リセット入力に入力し一方の出力信号を上記ノアゲート
の他方の入力に与えこの一方の出力信号の反転信号を上
記第一のフリップフロップの入力Ｒに与えるカウンタと
を含み、上記遅延手段は、電源電圧を入力りおよび入力
Ｓに入力し初期化信号を入力Ｒに入力し上記カウンタの
他方の出力信号を入力Ｃに入力する第二のフリップフロ
ップと、上記カウンタの二つの出力信号とこの第二のフ
リップフロップの出力Ｑの信号とを入力しその論理和を
上記カウント手段の出力信号として出力する３入力オア
ゲートとを含み、上記送出手段は上記第一のフリップフ
ロップの出力Ｑの信号と上記出力された送信可能信号と
を入力しその論理和を上記自端末に与える手段を含むこ
とができる。
信号を入力Ｃに入力し電源電圧を入力りに入力し初期化
信号と電源電圧との論理積を入力Ｓに入力する第一のフ
リップフロップと、上記送信要求信号と上記第一のフリ
ップフロップの出力Ｑの信号とを入力する第一のオアゲ
ートと、この第一のオアゲートの出力と上記初期化信号
とを入力するナンドゲートと、送信クロック信号を一方
の入力に入力するノアゲートと、このノアゲートの出力
をクロック信号入力に入力し上記ナンドゲートの出力を
リセット入力に入力し一方の出力信号を上記ノアゲート
の他方の入力に与えこの一方の出力信号の反転信号を上
記第一のフリップフロップの入力Ｒに与えるカウンタと
を含み、上記遅延手段は、電源電圧を入力りおよび入力
Ｓに入力し初期化信号を入力Ｒに入力し上記カウンタの
他方の出力信号を入力Ｃに入力する第二のフリップフロ
ップと、上記カウンタの二つの出力信号とこの第二のフ
リップフロップの出力Ｑの信号とを入力しその論理和を
上記カウント手段の出力信号として出力する３入力オア
ゲートとを含み、上記送出手段は上記第一のフリップフ
ロップの出力Ｑの信号と上記出力された送信可能信号と
を入力しその論理和を上記自端末に与える手段を含むこ
とができる。
遅延手段は電源投入時にすでに送信要求信号ＲＴＳが与
えられていた場合にカウント手段の出力信号の「オン」
を所定時間遅延する。
えられていた場合にカウント手段の出力信号の「オン」
を所定時間遅延する。
これにより処理速度の速い端末を接続した場合に対して
も十分なインターバルを取り対応することができる。
も十分なインターバルを取り対応することができる。
また、発生手段で送信可能信号ＩＣ３の「オフ」を送信
要求信号の立上り近くから発生する場合には、電源投入
時にすでに送信要求信号が与えられていてもデータ送受
信装置が正常に動作し出す前にデータ送信部がデータを
送出してデータ誤りを起こすことがなくなる。
要求信号の立上り近くから発生する場合には、電源投入
時にすでに送信要求信号が与えられていてもデータ送受
信装置が正常に動作し出す前にデータ送信部がデータを
送出してデータ誤りを起こすことがなくなる。
本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例データ送受信装置のブロック構成図
である。第２図は本発明のデータ送受信装置の遅延部の
ブロック構成図である。第１図および第２図において、
データ送受信装置は、電源投入時に初期化され自端末装
置２０から入力する送信要求信号ＲＴＳの「オフ」をあ
らかじめ定めた時間遅延して出力するカウント手段を含
む遅延部３１と、このカウント手段の出力信号を入力し
送信可能信号ＩＣ３を出力するデータ送信部３２とを備
え、遅延部３１は送信要求信号ＲＴＳに基づき送信要求
信号工Ｃ８を自端末装置２０に与える送出手段を含む。
図は本発明一実施例データ送受信装置のブロック構成図
である。第２図は本発明のデータ送受信装置の遅延部の
ブロック構成図である。第１図および第２図において、
データ送受信装置は、電源投入時に初期化され自端末装
置２０から入力する送信要求信号ＲＴＳの「オフ」をあ
らかじめ定めた時間遅延して出力するカウント手段を含
む遅延部３１と、このカウント手段の出力信号を入力し
送信可能信号ＩＣ３を出力するデータ送信部３２とを備
え、遅延部３１は送信要求信号ＲＴＳに基づき送信要求
信号工Ｃ８を自端末装置２０に与える送出手段を含む。
ここで本発明の特徴とするところは、遅延部３１は電源
投入時にすでに送信要求信号ＲＴＳが与えられていた場
合に上記カウント手段の出力信号の「オン」を所定時間
遅延する遅延手段を含むことにある。
投入時にすでに送信要求信号ＲＴＳが与えられていた場
合に上記カウント手段の出力信号の「オン」を所定時間
遅延する遅延手段を含むことにある。
また、本発明は、上記送出手段は送信可能信号ＩＣ３の
「オフ」を送信要求信号ＲＴ、Ｓの立上り近くから発生
させる手段を含む。
「オフ」を送信要求信号ＲＴ、Ｓの立上り近くから発生
させる手段を含む。
さらに、本発明は、上記カウント手段は、電源電圧と初
期化信号ＣＬＲとを入力するアンドゲート１と、送信要
求信号ＲＴＳを入力Ｃに入力し電源電圧を入力りに入力
しアンドゲート１の出力信号を入力Ｓに入力する第一の
フリップフロップとしてフリップフロップ２と、送信要
求信号ＲＴＳとフリップフロップ２の出力Ｑの信号とを
入力する第一のオアゲートとしてオアゲート３と、オア
ゲート３の出力と初期化信号ＣＬＲとを入力するナンド
ゲート４と、送信クロック信号ＳＴを一方の入力に入力
するノアゲート５と、ノアゲート５の出力をクロック信
号入力に入力しナンドゲート４の出力をリセット入力Ｒ
に入力し出力Ｑ７の信号をノアゲート５の他方の入力に
与え出力Ｑ７の信号の反転信号をフリップフロップ２０
入力Ｒに与えるカウンタ６とを含み、上記遅延手段は、
電源電圧を入力りおよび入力Ｓに入力し、初期化信号Ｃ
ＬＲを入力Ｒに入力しカウンタ６の他方の出力Ｑ６の信
号を入力Ｃに入力するフリップフロップ７と、カウンタ
６の二つの出力Ｑ６、Ｑ７の信号とフリップフロップ７
の出力Ｑの信号とを入力しその論理和を送信要求信号Ｉ
Ｒ３として出力する３入力オアゲート８とを含み、上記
送出手段はフリップフロップ２の出力Ｑの信号と送信可
能信号■Ｃ８とを入力しその論理和を自端末装置２０に
与える手段を含む。
期化信号ＣＬＲとを入力するアンドゲート１と、送信要
求信号ＲＴＳを入力Ｃに入力し電源電圧を入力りに入力
しアンドゲート１の出力信号を入力Ｓに入力する第一の
フリップフロップとしてフリップフロップ２と、送信要
求信号ＲＴＳとフリップフロップ２の出力Ｑの信号とを
入力する第一のオアゲートとしてオアゲート３と、オア
ゲート３の出力と初期化信号ＣＬＲとを入力するナンド
ゲート４と、送信クロック信号ＳＴを一方の入力に入力
するノアゲート５と、ノアゲート５の出力をクロック信
号入力に入力しナンドゲート４の出力をリセット入力Ｒ
に入力し出力Ｑ７の信号をノアゲート５の他方の入力に
与え出力Ｑ７の信号の反転信号をフリップフロップ２０
入力Ｒに与えるカウンタ６とを含み、上記遅延手段は、
電源電圧を入力りおよび入力Ｓに入力し、初期化信号Ｃ
ＬＲを入力Ｒに入力しカウンタ６の他方の出力Ｑ６の信
号を入力Ｃに入力するフリップフロップ７と、カウンタ
６の二つの出力Ｑ６、Ｑ７の信号とフリップフロップ７
の出力Ｑの信号とを入力しその論理和を送信要求信号Ｉ
Ｒ３として出力する３入力オアゲート８とを含み、上記
送出手段はフリップフロップ２の出力Ｑの信号と送信可
能信号■Ｃ８とを入力しその論理和を自端末装置２０に
与える手段を含む。
このような構成のデータ送受信装置の動作について説明
する。第３図は本発明のデータ送受信装置の遅延部の各
信号波形のタイミングチャートである。第２図および第
３図において、送信クロ・ンク信号ＳＴは、ノアゲート
５を経由してカウンタ６のクロック信号入力Ｃに入力さ
れる。カウンタ６の出力Ｑ６の信号をクロック信号入力
Ｃに入力するフリップフロップ７の出力Ｑの信号とカウ
ンタ６の出力Ｑ６、Ｑ７の信号とが３入力オアゲート８
に入力する。カウンタ６は、送信クロック信号ＳＴをノ
アゲート５を介して入力することにより初期化する。フ
リップフロップ２は、電源電圧を入力りに入力し初期化
信号ＣＬＲと電源電圧との論理積を入力Ｓに入力し初期
化する。フリ・ノブフロップ７は、初期化信号ＣＬＲを
入力Ｒに入力し、入力り、Ｓに入力し初期化する。ナン
ドゲート４は、オアゲート３を経由して入力した端末か
らの送信要求信号ＲＴＳと初期化信号ＣＬＲとを入力し
その否定論理積をカウント６の入力Ｒに与えてリセット
する。ナンドゲート４は、カウント６の出力Ｑ７の信号
と端末からの送信クロック信号ＳＴとを入力しその否定
論理和をクロック信号としてカウント６の入力Ｃに与え
る。フリップフロップ２は、カウント６のＱ７の信号の
反転信号を入力し、出力Ｑの信号をオアゲート３および
ナンドゲート４を経由してカウンタ６の入力Ｒに与える
。フリップフロップ７は、電源投入時に送信要求信号Ｒ
ＴＳがすでに与えられている場合に、電源投入時に入力
Ｃにカウンタ６の出力Ｑ６の信号を入力し出力Ｑの信号
を信号線Ｓ１を介して３入力オアゲート８に与える。３
入力オアゲート８は、カウンタ６の出力Ｑ６、Ｑ７の信
号とこの信号より所定時間遅延したフリップフロップ７
の出力互との論理和を送信要求信号ＩＲ３としてデータ
送信部に与えるために、電源投入時にデータ送受信装置
が正常に動作し出す前にデータ送信部３２がデータを送
出してデータ誤りを起こすことがない。
する。第３図は本発明のデータ送受信装置の遅延部の各
信号波形のタイミングチャートである。第２図および第
３図において、送信クロ・ンク信号ＳＴは、ノアゲート
５を経由してカウンタ６のクロック信号入力Ｃに入力さ
れる。カウンタ６の出力Ｑ６の信号をクロック信号入力
Ｃに入力するフリップフロップ７の出力Ｑの信号とカウ
ンタ６の出力Ｑ６、Ｑ７の信号とが３入力オアゲート８
に入力する。カウンタ６は、送信クロック信号ＳＴをノ
アゲート５を介して入力することにより初期化する。フ
リップフロップ２は、電源電圧を入力りに入力し初期化
信号ＣＬＲと電源電圧との論理積を入力Ｓに入力し初期
化する。フリ・ノブフロップ７は、初期化信号ＣＬＲを
入力Ｒに入力し、入力り、Ｓに入力し初期化する。ナン
ドゲート４は、オアゲート３を経由して入力した端末か
らの送信要求信号ＲＴＳと初期化信号ＣＬＲとを入力し
その否定論理積をカウント６の入力Ｒに与えてリセット
する。ナンドゲート４は、カウント６の出力Ｑ７の信号
と端末からの送信クロック信号ＳＴとを入力しその否定
論理和をクロック信号としてカウント６の入力Ｃに与え
る。フリップフロップ２は、カウント６のＱ７の信号の
反転信号を入力し、出力Ｑの信号をオアゲート３および
ナンドゲート４を経由してカウンタ６の入力Ｒに与える
。フリップフロップ７は、電源投入時に送信要求信号Ｒ
ＴＳがすでに与えられている場合に、電源投入時に入力
Ｃにカウンタ６の出力Ｑ６の信号を入力し出力Ｑの信号
を信号線Ｓ１を介して３入力オアゲート８に与える。３
入力オアゲート８は、カウンタ６の出力Ｑ６、Ｑ７の信
号とこの信号より所定時間遅延したフリップフロップ７
の出力互との論理和を送信要求信号ＩＲ３としてデータ
送信部に与えるために、電源投入時にデータ送受信装置
が正常に動作し出す前にデータ送信部３２がデータを送
出してデータ誤りを起こすことがない。
また、オアゲート９は、データ送信部３２からの送信可
能信号ＩＣ３とフリップフロップ２の出力Ｑの信号との
論理和をとり、送信可能信号ＩＣ８の「オフ」を送信要
求信号ＲＴＳの「オフ」まで進めた送信可能信号ＯＣ８
を端末装置２０に与えるために、処理速度の速い端末を
接続した場合に対しても十分対応できる。
能信号ＩＣ３とフリップフロップ２の出力Ｑの信号との
論理和をとり、送信可能信号ＩＣ８の「オフ」を送信要
求信号ＲＴＳの「オフ」まで進めた送信可能信号ＯＣ８
を端末装置２０に与えるために、処理速度の速い端末を
接続した場合に対しても十分対応できる。
以上説明したように、本発明は、処理速度の速い端末を
接続した場合に対しても十分なインターバルを取り対応
することができる優れた効果がある。
接続した場合に対しても十分なインターバルを取り対応
することができる優れた効果がある。
さらに、電源投入時にすでに送信要求信号が与えられて
いてもデータ送受信装置が正常に動作し出す前にデータ
送信部がデータを送出してデータ誤りを起こすことがな
い利点がある。
いてもデータ送受信装置が正常に動作し出す前にデータ
送信部がデータを送出してデータ誤りを起こすことがな
い利点がある。
第１図は本発明一実施例データ送受信装置のブロック構
成図。 第２図は本発明のデータ送受信装置の遅延部のブロック
構成図。 第３図は本発明のデータ送受信装置の遅延部の各部信号
波形のタイミングチャート。 第４図は従来例のデ・−り送受信装置のに延部のブＬト
ソク描成図。 第（）図は従来例のデータ送受信装置の遅延部の各部信
号１ル形のタイミングチャート。 １・・・アントゲ−１−１２，７・・・フリップフロッ
プ、３．９．１１．１２・・・オアゲ・−１・、４・・
・ナンドゲ・−ト、５・・・、／アゲー １・、６・・
カウンタ、８・・・３入力オアゲート、２０・・・端末
袋ば、３０・・・データ送受信装置、３１・・・遅延部
、３２・・・デ・−り送信部、３３・・・データ受信部
、ＣＬ、Ｒ・・・初期化信号、ＩＣ３、ＯＣ３・・・送
信可能信号、ＩＲ３、ＲＴ Ｓ・・・送信要求信号、Ｓ
ｌ、Ｓ２・・・信号線、ＳＴ・・・送信クロック信号、
。
成図。 第２図は本発明のデータ送受信装置の遅延部のブロック
構成図。 第３図は本発明のデータ送受信装置の遅延部の各部信号
波形のタイミングチャート。 第４図は従来例のデ・−り送受信装置のに延部のブＬト
ソク描成図。 第（）図は従来例のデータ送受信装置の遅延部の各部信
号１ル形のタイミングチャート。 １・・・アントゲ−１−１２，７・・・フリップフロッ
プ、３．９．１１．１２・・・オアゲ・−１・、４・・
・ナンドゲ・−ト、５・・・、／アゲー １・、６・・
カウンタ、８・・・３入力オアゲート、２０・・・端末
袋ば、３０・・・データ送受信装置、３１・・・遅延部
、３２・・・デ・−り送信部、３３・・・データ受信部
、ＣＬ、Ｒ・・・初期化信号、ＩＣ３、ＯＣ３・・・送
信可能信号、ＩＲ３、ＲＴ Ｓ・・・送信要求信号、Ｓ
ｌ、Ｓ２・・・信号線、ＳＴ・・・送信クロック信号、
。
Claims (1)
- 【特許請求の範囲】 １、電源投入時に初期化され自端末から入力する送信要
求信号の「オフ」をあらかじめ定めた時間遅延して出力
するカウント手段を含む遅延部と、このカウント手段の
出力信号を入力し送信可能信号を出力するデータ送信部
とを備え、 上記遅延部は上記送信要求信号に基づき上記出力された
送信可能信号を上記自端末に与える送出手段を含む データ送受信装置において、 上記遅延部は電源投入時にすでに上記送信要求信号が与
えられていた場合に上記カウント手段の出力信号の「オ
ン」を所定時間遅延する遅延手段を含む ことを特徴とするデータ送受信装置。 ２、上記送出手段は上記出力された送信可能信号の「オ
フ」を上記送信要求信号の立上り近くから発生させる手
段を含む請求項１記載のデータ送受信装置。 ３、上記カウント手段は、上記送信要求信号を入力Ｃに
入力し電源電圧を入力Ｄに入力し初期化信号と電源電圧
との論理積を入力Ｓに入力する第一のフリップフロップ
と、上記送信要求信号と上記第一のフリップフロップの
出力Ｑの信号とを入力する第一のオアゲートと、この第
一のオアゲートの出力と上記初期化信号とを入力するナ
ンドゲートと、送信クロック信号を一方の入力に入力す
るノアゲートと、このノアゲートの出力をクロック信号
入力に入力し上記ナンドゲートの出力をリセット入力に
入力し一方の出力信号を上記ノアゲートの他方の入力に
与えこの一方の出力信号の反転信号を上記第一のフリッ
プフロップの入力Ｒに与えるカウンタとを含み、上記遅
延手段は、電源電圧を入力Ｄおよび入力Ｓに入力し初期
化信号を入力Ｒに入力し上記カウンタの他方の出力信号
を入力Ｃに入力する第二のフリップフロップと、上記カ
ウンタの二つの出力信号とこの第二のフリップフロップ
の出力Ｑの信号とを入力しその論理和を上記カウント手
段の出力信号として出力する３入力オアゲートとを含み
、上記送出手段は上記第一のフリップフロップの出力Ｑ
の信号と上記出力された送信可能信号とを入力しその論
理和を上記自端末に与える手段を含む請求項１記載のデ
ータ送受信装置または請求項２記載のデータ送受信装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197560A JP2735366B2 (ja) | 1990-07-25 | 1990-07-25 | データ送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197560A JP2735366B2 (ja) | 1990-07-25 | 1990-07-25 | データ送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0483442A true JPH0483442A (ja) | 1992-03-17 |
| JP2735366B2 JP2735366B2 (ja) | 1998-04-02 |
Family
ID=16376531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2197560A Expired - Lifetime JP2735366B2 (ja) | 1990-07-25 | 1990-07-25 | データ送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735366B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369242A (ja) * | 1989-08-08 | 1991-03-25 | Fujitsu Ltd | モデムプール接続方式 |
-
1990
- 1990-07-25 JP JP2197560A patent/JP2735366B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369242A (ja) * | 1989-08-08 | 1991-03-25 | Fujitsu Ltd | モデムプール接続方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2735366B2 (ja) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5388216A (en) | Circuit for controlling generation of an acknowledge signal and a busy signal in a centronics compatible parallel interface | |
| JPS62155651A (ja) | 同期ハンドシエイク発生のための方法及び装置 | |
| JPS58119247A (ja) | デ−タ通信方式 | |
| JPH0483442A (ja) | データ送受信装置 | |
| JPS61208331A (ja) | シリアルデータ通信方式および装置 | |
| KR950008661B1 (ko) | 버스 다중화 회로 | |
| JP2767990B2 (ja) | マイクロプロセッサの制御方法 | |
| JPS6347294B2 (ja) | ||
| JPH0724832Y2 (ja) | 送受信自動切換回路 | |
| KR960016274B1 (ko) | 홈버스 인터페이스장치 | |
| JPH0817367B2 (ja) | データ比較同期式シリアル通信方式 | |
| KR910008415B1 (ko) | 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로 | |
| JPH0223104B2 (ja) | ||
| JPH012441A (ja) | 通信制御装置 | |
| JPS62123541A (ja) | 受信デ−タバッファ制御方式 | |
| JPS63202154A (ja) | シリアル通信方式 | |
| JPS59180550U (ja) | デ−タ通信システム | |
| JPS58200653A (ja) | 調歩同期式通信方式 | |
| JPS61236243A (ja) | 端末装置 | |
| JPH0437458B2 (ja) | ||
| JPS61296840A (ja) | 通信制御装置 | |
| JPS61100050A (ja) | デ−タ転送装置 | |
| JPH0732411B2 (ja) | 端末切換装置 | |
| JPS63144637A (ja) | デ−タ伝送装置 | |
| JPS62152248A (ja) | タイマ制御方式 |