JPH0485810A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0485810A JPH0485810A JP19879290A JP19879290A JPH0485810A JP H0485810 A JPH0485810 A JP H0485810A JP 19879290 A JP19879290 A JP 19879290A JP 19879290 A JP19879290 A JP 19879290A JP H0485810 A JPH0485810 A JP H0485810A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- semiconductor device
- manufacture
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Dicing (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体基板、特にシリコン基板の大口径化もし
くは高集積化にともなった、高歩留まりで寓品質な半導
体装置の製造方法に関する。
くは高集積化にともなった、高歩留まりで寓品質な半導
体装置の製造方法に関する。
［従来の技術］
従来、大量かつ安価な半導体装置を製造するために半導
体基板の大口径化が進み近年では直径６インチの基板を
用いた製造プロセスが主流となっている。これにより製
造工程、特に熱処理工程に伴った半導体基板の反りが著
しく増大するようになっている。こうした半導体基板の
反りは基板結晶にストレスを与え、製造工程に於て基板
表面にたくさんの結晶欠陥を発生する要因となっている
。
体基板の大口径化が進み近年では直径６インチの基板を
用いた製造プロセスが主流となっている。これにより製
造工程、特に熱処理工程に伴った半導体基板の反りが著
しく増大するようになっている。こうした半導体基板の
反りは基板結晶にストレスを与え、製造工程に於て基板
表面にたくさんの結晶欠陥を発生する要因となっている
。
例えば第３図に示すように基板が反りを生じた場合、素
子を集積する基板表面３０１には３０３に示すようなス
トレスが加わる。こうして基板表面に加わったストレス
によって導入される結晶欠陥はデバイスの特性を劣化さ
せ、結果として半導体装置の製造において低歩留まりと
なる大きな原因の一つとなってきている。 また、半
導体基板の大口径化にともない微細加工技術も進歩し半
導体装置の高集積化も進んでいるため単位デバイス当り
に存在する結晶欠陥の数は増大する傾向にある。
子を集積する基板表面３０１には３０３に示すようなス
トレスが加わる。こうして基板表面に加わったストレス
によって導入される結晶欠陥はデバイスの特性を劣化さ
せ、結果として半導体装置の製造において低歩留まりと
なる大きな原因の一つとなってきている。 また、半
導体基板の大口径化にともない微細加工技術も進歩し半
導体装置の高集積化も進んでいるため単位デバイス当り
に存在する結晶欠陥の数は増大する傾向にある。
［発明が解決しようとする課題］
本発明の目的はかかる課題を解決するためのもので、半
導体基板の反りに起因した結晶欠陥の発生を最小限に抑
制し、高集積かつ高歩留まりな半導体装置の製造方法を
提供するものであるを持ち、低コストで集積度の高い半
導体装置を開発することにある。
導体基板の反りに起因した結晶欠陥の発生を最小限に抑
制し、高集積かつ高歩留まりな半導体装置の製造方法を
提供するものであるを持ち、低コストで集積度の高い半
導体装置を開発することにある。
［課題を解決するための手段］
本発明における半導体装置の製造方法においては、半導
体基板のスクライブラインとなる領域に溝を形成する工
程を含むことを特徴とする。
体基板のスクライブラインとなる領域に溝を形成する工
程を含むことを特徴とする。
［実施例コ
以下本発明を添付の図面並びに具体例を参照してさらに
詳細に説明する。
詳細に説明する。
第１図は本発明による半導体基板の断面を示す。
図に示すように素子が形成される基板表面１０１は、ス
クライブラインに形成された溝１０３により各チップ毎
に各々独立した島を形成している。
クライブラインに形成された溝１０３により各チップ毎
に各々独立した島を形成している。
従って基板が反った場合には、従来、基板表面に加わっ
ていたストレスは主としてスクライブラインに形成され
た溝の底部１０４に加わるため、素子が形成される基板
表面にかかるストレスは抑制される。
ていたストレスは主としてスクライブラインに形成され
た溝の底部１０４に加わるため、素子が形成される基板
表面にかかるストレスは抑制される。
溝の形成方法としては第２図に示すように従来のスクラ
イブラインとなる領域上に例えばフォトリソ技術を用い
て数μｍから数十μｍの幅を持つようにレジストのバタ
ーニング２０１を施しドライエツチングにより数十μｍ
から１００μｍ程度の深さ程度に半導体基板をエツチン
グする。
イブラインとなる領域上に例えばフォトリソ技術を用い
て数μｍから数十μｍの幅を持つようにレジストのバタ
ーニング２０１を施しドライエツチングにより数十μｍ
から１００μｍ程度の深さ程度に半導体基板をエツチン
グする。
溝の形成は例えば製造工程の第一工程として行なう。ま
た層間絶縁膜等の薄膜形成直後で熱処理工程の前に行な
うことによりストレスの緩和に対してより効果的に作用
する。
た層間絶縁膜等の薄膜形成直後で熱処理工程の前に行な
うことによりストレスの緩和に対してより効果的に作用
する。
［発明の効果コ
以上述べたように本発明によれば、
半導体基板の反りに起因したストレスは主としてスクラ
イブラインに形成された溝の底部に加わるため、素子が
形成される基板表面にかかるストレスは抑制される。従
って結晶欠陥の発生を抑制し、高集積かつ高歩留まりな
半導体装置の製造を行なうことが可能となった。
イブラインに形成された溝の底部に加わるため、素子が
形成される基板表面にかかるストレスは抑制される。従
って結晶欠陥の発生を抑制し、高集積かつ高歩留まりな
半導体装置の製造を行なうことが可能となった。
第１図は、本発明による半導体基板の主要断面図。
第２図は、本発明にかかる溝を形成するためのレジスト
パターンを示す図。 第３図は、従来の半導体基板の主要断面図。 図中 １０１゜ １０２゜ １０３゜ １０４、。 基板表面 基板裏面 スクライブライン上に形成した溝 本発明の基板に加わるストレス 悼１風 ２０１、、、基板表面 ２０２、、、フォトレジスト ３０１゜ ３０２゜ ３０３゜ 、基板表面 、基板裏面 、基板表面に加わるストレス ′４−ｚａ 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他１名 茅３ｉｎ ３０之
パターンを示す図。 第３図は、従来の半導体基板の主要断面図。 図中 １０１゜ １０２゜ １０３゜ １０４、。 基板表面 基板裏面 スクライブライン上に形成した溝 本発明の基板に加わるストレス 悼１風 ２０１、、、基板表面 ２０２、、、フォトレジスト ３０１゜ ３０２゜ ３０３゜ 、基板表面 、基板裏面 、基板表面に加わるストレス ′４−ｚａ 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他１名 茅３ｉｎ ３０之
Claims (1)
- 半導体基板のスクライブラインとなる領域に溝を形成す
る工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19879290A JPH0485810A (ja) | 1990-07-26 | 1990-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19879290A JPH0485810A (ja) | 1990-07-26 | 1990-07-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485810A true JPH0485810A (ja) | 1992-03-18 |
Family
ID=16396985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19879290A Pending JPH0485810A (ja) | 1990-07-26 | 1990-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485810A (ja) |
-
1990
- 1990-07-26 JP JP19879290A patent/JPH0485810A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606900B2 (ja) | パターン形成方法 | |
| JPH04335571A (ja) | 位置合わせマークの形成方法 | |
| JPH0485810A (ja) | 半導体装置の製造方法 | |
| JPS61185783A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6042868A (ja) | 非晶質シリコン薄膜電界効果トランジスタの製造方法 | |
| JPS5815225A (ja) | 半導体装置基板 | |
| JP2506019B2 (ja) | 透過マスクの製造方法 | |
| JPS60124941A (ja) | 集積回路の製造法 | |
| JPH03270254A (ja) | 半導体装置の製造方法 | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| JPS6148771B2 (ja) | ||
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| JPH0462956A (ja) | エアブリッジ配線の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPH04271121A (ja) | コンタクトホールの形成方法 | |
| JPH07161627A (ja) | アライメントマークの形成方法 | |
| JPH0622221B2 (ja) | ドライエツチング方法 | |
| JPS5871631A (ja) | 半導体装置 | |
| JPS6227155B2 (ja) | ||
| JPH03284865A (ja) | リードフレーム | |
| JPS63293819A (ja) | Ｘ線露光用マスク及びその製造方法 | |
| JPH05109713A (ja) | 半導体装置の製造方法 | |
| JPS6114736A (ja) | 半導体装置の製造方法 |