JPH0487496A - 時間軸補正回路 - Google Patents
時間軸補正回路Info
- Publication number
- JPH0487496A JPH0487496A JP2201232A JP20123290A JPH0487496A JP H0487496 A JPH0487496 A JP H0487496A JP 2201232 A JP2201232 A JP 2201232A JP 20123290 A JP20123290 A JP 20123290A JP H0487496 A JPH0487496 A JP H0487496A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time axis
- burst
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 11
- 230000009191 jumping Effects 0.000 abstract 2
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、時間軸補正回路に関し、特にＬＤプレーヤ
等の映像再生装置の映像信号の時間軸を補正する時間軸
補正回路に関する。
等の映像再生装置の映像信号の時間軸を補正する時間軸
補正回路に関する。
（従来の技術）
例えば、ＬＤプレーヤ等の映像再生装置では、ディスク
の偏心等に起因して再生映像信号の時間軸がずれること
がある。この時間軸のずれを補正する時間軸補正回路と
しては、従来、第３図と第４図に示すような回路が採用
されている。
の偏心等に起因して再生映像信号の時間軸がずれること
がある。この時間軸のずれを補正する時間軸補正回路と
しては、従来、第３図と第４図に示すような回路が採用
されている。
第３図に示す時間軸補正回路においては、再生された映
像信号のバースト信号がバースＩ・位相比較回路１１で
、ＶＣＯ１６からの発振周波数信号を１／４分周した信
号と比較され、比較結果である位相差信号のバーストが
パーストゲート信号のタイミングでサンプルホールド（
Ｓ／Ｈ）回路１２でサンプリングホールドされて出力さ
れる。
像信号のバースト信号がバースＩ・位相比較回路１１で
、ＶＣＯ１６からの発振周波数信号を１／４分周した信
号と比較され、比較結果である位相差信号のバーストが
パーストゲート信号のタイミングでサンプルホールド（
Ｓ／Ｈ）回路１２でサンプリングホールドされて出力さ
れる。
一方、映像信号から取り出された水平同期信号は、水平
同期位相比較回路１３にて、ＶＣＯ１６からの発振周波
数信号を１／９１０分周した信号と位相比較され、比較
結果である位相差信号が出力される。
同期位相比較回路１３にて、ＶＣＯ１６からの発振周波
数信号を１／９１０分周した信号と位相比較され、比較
結果である位相差信号が出力される。
サンプルホールド回Ｂ１２と水平同期位相比較口Ｎ１３
からのそれぞれの位相差信号は、加算器１４で加算され
、加算信号は、ＰＬＬループ安定化のための位相補償口
Ｒ１５で位相補償された後、ＶＣＯ１６の発振周波数制
御信号としてＶＣ○１６に送出される。ＶＣＯ１６は、
このｉｔｔ制御信号の電圧値に応じて発振器周波数を変
化させて、分周器１７と１８に送出する。分周器１７と
１８は、上述のようにそれぞれ１／４分周と１／９１０
分周する。
からのそれぞれの位相差信号は、加算器１４で加算され
、加算信号は、ＰＬＬループ安定化のための位相補償口
Ｒ１５で位相補償された後、ＶＣＯ１６の発振周波数制
御信号としてＶＣ○１６に送出される。ＶＣＯ１６は、
このｉｔｔ制御信号の電圧値に応じて発振器周波数を変
化させて、分周器１７と１８に送出する。分周器１７と
１８は、上述のようにそれぞれ１／４分周と１／９１０
分周する。
上記ＰＬＬ動作によりロックされたＶＣＯ１６の発振周
波数信号が、再生映像信号のメモリへの書き込みタイミ
ングクロックとして使われる。つまり、再生された映像
信号は、ＶＣＯ１６からの７１フツクに基ついてＡ／Ｄ
変換器１つでＡ／Ｄ変換された後、メモリ２０に書き込
丈れ、読み出された後、Ｄ／Ａ変換器２１でアナログ信
号に変換されて出力信号として得られる。
波数信号が、再生映像信号のメモリへの書き込みタイミ
ングクロックとして使われる。つまり、再生された映像
信号は、ＶＣＯ１６からの７１フツクに基ついてＡ／Ｄ
変換器１つでＡ／Ｄ変換された後、メモリ２０に書き込
丈れ、読み出された後、Ｄ／Ａ変換器２１でアナログ信
号に変換されて出力信号として得られる。
また、第４図に示す時間軸補正回路では、映像信号の時
間軸の補正をＣＣＤ２２を用いて行っているが、ＣＣＤ
２２の遅延時間制御信号は第４図のバースト位相比較
回路１１、サンプルホールド回ＦＲＩ１２、水平同期位
相比較回路１３、加算器１４、位相補正回路１５および
ＶＣＯ１６と同様な構成で得られるＶＣＯ１６の発振周
波数信号に基づいて行われる。すなわち、ＣＣＤ２２の
出力のバースト信号と水平同期信号抽出手段（図示せず
）で得られる水平同期信号とをバースト位相比較回路１
１と水平同期位相比較回路１３に送出し、それぞれ、基
準信号発生回路２３からの基準信号と位相比較する。
間軸の補正をＣＣＤ２２を用いて行っているが、ＣＣＤ
２２の遅延時間制御信号は第４図のバースト位相比較
回路１１、サンプルホールド回ＦＲＩ１２、水平同期位
相比較回路１３、加算器１４、位相補正回路１５および
ＶＣＯ１６と同様な構成で得られるＶＣＯ１６の発振周
波数信号に基づいて行われる。すなわち、ＣＣＤ２２の
出力のバースト信号と水平同期信号抽出手段（図示せず
）で得られる水平同期信号とをバースト位相比較回路１
１と水平同期位相比較回路１３に送出し、それぞれ、基
準信号発生回路２３からの基準信号と位相比較する。
（発明が解決しようとする課題〉
従来、上述のような時間軸補正回路が用いられているが
、バースト位相差信号は水平同期信号位相差信号よりも
かなり大きいので、これらの回路は、時間軸補正を行う
ための時間軸補正信号（第３図と第４図の加算器１４の
出力信号）の値は土にバースト信号位相差により定まる
。
、バースト位相差信号は水平同期信号位相差信号よりも
かなり大きいので、これらの回路は、時間軸補正を行う
ための時間軸補正信号（第３図と第４図の加算器１４の
出力信号）の値は土にバースト信号位相差により定まる
。
したがって、スチル等の特殊再生時においては、トラッ
クジャンプしたとき、映像信号のバースト信号の位相差
が１８０°反転するので、時間軸誤差信号の乱れが大き
くなり、映像信号のゆれが生じるという問題があった。
クジャンプしたとき、映像信号のバースト信号の位相差
が１８０°反転するので、時間軸誤差信号の乱れが大き
くなり、映像信号のゆれが生じるという問題があった。
そこで、この発明の目的は、スチル等の特殊再生時にお
いて誤差信号の乱れを少なくした時間軸補正回路を提供
することにある。
いて誤差信号の乱れを少なくした時間軸補正回路を提供
することにある。
（課題を解決するための手段）
前述の課題を解決するため、この発明による時間軸補正
回路は、 映像信号のバースト信号による時間軸誤差信号を主なる
誤差信号とし、この誤差信号に基づいて前記映像信号の
時間軸を補正する時間軸補正回路において、 前記映像信号の垂直同期信号により前記誤差信号を減衰
せしめる回路を備えて構成される。
回路は、 映像信号のバースト信号による時間軸誤差信号を主なる
誤差信号とし、この誤差信号に基づいて前記映像信号の
時間軸を補正する時間軸補正回路において、 前記映像信号の垂直同期信号により前記誤差信号を減衰
せしめる回路を備えて構成される。
（作用）
この発明では、主なる誤差信号となる映像バースト信号
による時間軸誤差信号を、映像信号の垂直同期信号によ
り減衰せしめることによりスチル等の特殊再生時におけ
る誤差信号の乱れを抑制した。
による時間軸誤差信号を、映像信号の垂直同期信号によ
り減衰せしめることによりスチル等の特殊再生時におけ
る誤差信号の乱れを抑制した。
（実施例）
次に、この発明について実施例を図面を参照しながら説
明する。
明する。
第１図は、この発明による時間軸補正回路の一実施例を
示す基本構成図である。
示す基本構成図である。
バースト位相比較回路１は、第３図や第４図中のバース
ト位相比較回路１１と同様な回路で、例えば第３図の分
周回路１７からのバースト比較信号と再生映像信号から
のバースト信号とを比較し、位相差信号を出力する。
ト位相比較回路１１と同様な回路で、例えば第３図の分
周回路１７からのバースト比較信号と再生映像信号から
のバースト信号とを比較し、位相差信号を出力する。
バースト位相比較回ｉ８１からの位相差信号は、パース
トゲート信号のタイミングでサンプルホールド（Ｓ／Ｈ
）回路２でサンプリングボールドされ、抵抗Ｒ，を通し
て第３図の加算器１４への入力信号として出力される。
トゲート信号のタイミングでサンプルホールド（Ｓ／Ｈ
）回路２でサンプリングボールドされ、抵抗Ｒ，を通し
て第３図の加算器１４への入力信号として出力される。
抵抗Ｒ１にはコンデンサＣとスイッチＳとの直列回路が
接続され、スイッチＳの切り換えは映像信号の垂直同期
信号で制御される。つまり、スチル動作時においては、
ジャンプ動作は垂直同期区間に行われるので、かかるジ
ャンプ動作時にのみスイッチＳを閉成して乱れの大きい
誤差信号をコンデンサＣを介して接地側に流してしまう
、二二で、コンデンサＣを用いることにより、誤差信号
の高周波数成分のみが接地側に流れ、低周波数成分（誤
差信号の平均値）は残すようにしている。
接続され、スイッチＳの切り換えは映像信号の垂直同期
信号で制御される。つまり、スチル動作時においては、
ジャンプ動作は垂直同期区間に行われるので、かかるジ
ャンプ動作時にのみスイッチＳを閉成して乱れの大きい
誤差信号をコンデンサＣを介して接地側に流してしまう
、二二で、コンデンサＣを用いることにより、誤差信号
の高周波数成分のみが接地側に流れ、低周波数成分（誤
差信号の平均値）は残すようにしている。
このように垂直同期信号期間接地しているのでバースト
時間軸誤差信号は小さくなる。
時間軸誤差信号は小さくなる。
第２図は、この発明の他の実施例による時間軸補正回路
で、第１図のスイッチＳを抵抗Ｒ，側に設けたことと、
抵抗Ｒ２を一端をコンデンサＣとスイッチＳ間に接続し
て抵抗Ｒ３との並列に接続していることが、第１図の実
施例と異なる点である。
で、第１図のスイッチＳを抵抗Ｒ，側に設けたことと、
抵抗Ｒ２を一端をコンデンサＣとスイッチＳ間に接続し
て抵抗Ｒ３との並列に接続していることが、第１図の実
施例と異なる点である。
第２図のバースト位相比較回路１とサンプルボールド回
Ｒ（Ｓ／Ｈ）２の動作は、第１図の回路と同様である。
Ｒ（Ｓ／Ｈ）２の動作は、第１図の回路と同様である。
垂直同期信号がスイッチＳに供給されると、スイッチＳ
は閉成する。
は閉成する。
垂直同期信号が供給されておらずスイッチＳが開放状態
にあるときには、サンプルホールド回路２からの誤差信
号は、抵抗Ｒ，を通して第３図や第４図の加算器］４に
送出されるとともに、抵抗Ｒ２を通してコンデンサＣに
蓄積される。つまり、コンデンサＣには誤差信号の低周
波数成分（平均値信号）が蓄積されていることになる。
にあるときには、サンプルホールド回路２からの誤差信
号は、抵抗Ｒ，を通して第３図や第４図の加算器］４に
送出されるとともに、抵抗Ｒ２を通してコンデンサＣに
蓄積される。つまり、コンデンサＣには誤差信号の低周
波数成分（平均値信号）が蓄積されていることになる。
垂直同期信号が供給されてスイッチＳが開成されると、
」１記誤差信号は、抵抗ＲＩ、コンデンサＣを介して接
地側に流れるが、コンデンサＣには抵抗Ｒ３を介して誤
差信号の平均値が蓄積されているので、得られる誤差信
号の確度は高くなる。
」１記誤差信号は、抵抗ＲＩ、コンデンサＣを介して接
地側に流れるが、コンデンサＣには抵抗Ｒ３を介して誤
差信号の平均値が蓄積されているので、得られる誤差信
号の確度は高くなる。
（発明の効果）
以上説明したように、この発明による時間軸補正回路は
、スチル等の特殊動作時に生ずる時間軸補正の基準とな
る誤差信号を垂直同期信号期間中、例えば、コンデンサ
等を介して接地側に流して減少せしめているので、誤差
信号の乱れが小さくなり、時間軸補正の安定性が向上す
る。
、スチル等の特殊動作時に生ずる時間軸補正の基準とな
る誤差信号を垂直同期信号期間中、例えば、コンデンサ
等を介して接地側に流して減少せしめているので、誤差
信号の乱れが小さくなり、時間軸補正の安定性が向上す
る。
第１図は、この発明による時間軸補正回路の一実施例を
示す構成図、第２図は、他の実施例を示ず構成図、第３
図と第４図は従来の時間軸補正回路例と示す回路である
。 １．１１・・・バースト位相比較回路、２、］２・サン
プルホールド（Ｓ／）−１）回路、１３・・水平同期位
相比較回路、 １４・加算、１５・・位相補信回路、 １６−・・ＶＣＯｌｌ、７．１８・・・分周器、１９・
・Ａ／Ｄ変換器、２０・・・メモリ、２１・・Ｄ／Ａ変
換器、２２・・・ＣＣＤ、２３・・・基準信号発生回路
。 代理人 弁理士 福 山 正 博
示す構成図、第２図は、他の実施例を示ず構成図、第３
図と第４図は従来の時間軸補正回路例と示す回路である
。 １．１１・・・バースト位相比較回路、２、］２・サン
プルホールド（Ｓ／）−１）回路、１３・・水平同期位
相比較回路、 １４・加算、１５・・位相補信回路、 １６−・・ＶＣＯｌｌ、７．１８・・・分周器、１９・
・Ａ／Ｄ変換器、２０・・・メモリ、２１・・Ｄ／Ａ変
換器、２２・・・ＣＣＤ、２３・・・基準信号発生回路
。 代理人 弁理士 福 山 正 博
Claims (1)
- 【特許請求の範囲】 映像信号のバースト信号による時間軸誤差信号を主なる
誤差信号とし、この誤差信号に基づいて前記映像信号の
時間軸を補正する時間軸補正回路において、 前記映像信号の垂直同期信号により前記誤差信号を減衰
せしめる回路を備えて成ることを特徴とする時間軸補正
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201232A JPH0487496A (ja) | 1990-07-31 | 1990-07-31 | 時間軸補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201232A JPH0487496A (ja) | 1990-07-31 | 1990-07-31 | 時間軸補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0487496A true JPH0487496A (ja) | 1992-03-19 |
Family
ID=16437528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2201232A Pending JPH0487496A (ja) | 1990-07-31 | 1990-07-31 | 時間軸補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0487496A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527516B2 (ja) * | 1972-10-06 | 1977-03-02 |
-
1990
- 1990-07-31 JP JP2201232A patent/JPH0487496A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527516B2 (ja) * | 1972-10-06 | 1977-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157355A (en) | Phase-locked loop device having stability over wide frequency range | |
| JPH05183881A (ja) | 時間軸補正装置 | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
| JPH0487496A (ja) | 時間軸補正回路 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JP3123612B2 (ja) | 時間軸補正装置 | |
| JPS6390216A (ja) | Ｐｌｌ回路 | |
| US5210619A (en) | Chroma phase modulator | |
| JP2791309B2 (ja) | クロック発生装置 | |
| JPH0276418A (ja) | 再生装置 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPH0141063B2 (ja) | ||
| JPH0773368B2 (ja) | タイムベースコレクタ | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH0530478A (ja) | クロツク発生回路 | |
| JPH0752964B2 (ja) | 同期クロック発生装置 | |
| JPS6379276A (ja) | 信号処理回路 | |
| JPH0414430B2 (ja) | ||
| JPS6139785A (ja) | 位相同期ル−プ回路 | |
| JPS63131787A (ja) | クロツク信号発生回路 | |
| JPH01108812A (ja) | 位相同期回路 | |
| JPH06113168A (ja) | 水平同期回路 | |
| JPH0429486A (ja) | 映像信号の時間軸補正回路 |