JPH0499331A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に高速スイッチング動作
を実現するショットキバリアダイオードを有するＮＰＮ
型バイポーラトランジスタの構造に関する。

〔従来の技術〕

従来、バイポーラトランジスタにおいて高速スイッチン
グ動作を実現するために、第４図に示すように、ＮＰＮ
型バイポーラトランジスタＴＲのベース及びコレクタ間
にショットキバリアダイオードＳＢＤを接続し、ＮＰＮ
型バイポーラトランジスタがオン状態において、過度の
飽和状態とならないように防止する回路構成が用いられ
る。

この回路構成を集積回路に実現する従来の構造としては
、第３図（ａ）に平面図、同図（ｂ）にそのｃ−ｃｇ断
面図を示すものがある。すなわち、これらの図において
、Ｐ型半導体基板１にＮ°埋込領域２を形成し、この上
にＮ型エピタキシャル層３を形成する。このＮ型エピタ
キシャル層３にはＰ型ベース領域４とＮ゛型エミッタ領
域５を形成し、かつＮ゛型コレクタコンタクト領域６を
形成している。

また、Ｎ型エピタキシャル層３上に設けた絶縁膜９を一
部除去し、前記Ｐ型ベース領域４に一部が重ねられたベ
ース電極１２の下面をＮ型エピタキシャル層３に接触さ
せてショットキ障壁を構成し、これで形成されるショッ
トキバリアダイオードＳＢＤをＮＰＮ型バイポーラトラ
ンジスタのベース、コレクタ間に接続している。

なお、１０はエミッタ電極、１１はコレクタ電極である
。

〔発明が解決しようとする課題］ この従来の構造では、ベース電極１２を利用して平面的
にショットキバリアダイオードを構成しているため、高
速スイッチング動作に要求される動作抵抗が小さいショ
ットキバリアダイオードを実現するには、Ｎ型エピタキ
シャル層３とベース電極１２の金属層とが接触する面積
を平面的に大きくする必要がある。このため、この種の
ＮＰＮバイポーラトランジスタの素子面積が大きくなり
、チップ全体の面積が増大するという問題がある。

また、素子面積が大きい場合には、ＮＰＮバイポーラト
ランジスタのコレクタ抵抗およびショットキバリアダイ
オードの動作抵抗を小さくするために必要なＮ゛埋込領
域２が大きくなり、Ｎ゛埋込領域２とＰ型半導体基板１
間に発生する寄生容量が大きくなることから、高速スイ
ンチング動作に対して不利になる要因を有していた。

本発明の目的は、素子面積を低減した高速動作が可能な
ＮＰＮバイポーラトランジスタを有する半導体装置を提
供することにある。

〔課題を解決するための手段〕

本発明の半導体装置は、高濃度の埋込領域を有するコレ
クタ領域としてのＮ型半導体層と、このＮ型半導体層に
形成したＰ型ベース領域と、このＰ型ベース領域に形成
したＮ型エミッタ領域と、前記Ｎ型半導体層の表面から
前記Ｐ型ベース領域に接して設けられた凹部と、この凹
部内に前記Ｐ型ベース頭載とオーミック接触しかつＮ型
半導体層とショットキ障壁を形成する金属層とを備えて
いる。

〔作用〕

本発明によれば、凹部に埋設された金属層の側面を利用
してＰ型ベース頭載とのオーミック接触と、Ｎ型半導体
層とのショットキ接触を構成し、これらの接触面積を大
きくする一方で平面面積の小さな素子を得ることが可能
となる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例を示し、同図（ａ）は平面図
、同図（ｂ）はそのＡ−Ａ線に沿う断面図である。

これらの図において、Ｐ型半導体基板１の所要領域には
Ｎ゛型埋込研域２を選択的に形成しており、この埋込領
域２上にＮ型エピタキシャル層３が成長されている。こ
のＮ型エピタキシャル層３にはＰ型ベース領域４が形成
され、さらにこのＰ型ベース領域４内にＮ゛型エミッタ
領域５が形成され、ＮＰＮバイポーラトランジスタが構
成されている。なお、６は前記Ｎ゛型エミッタ領域５と
同時に形成されるＮ°型コレクタコンタクト領域である
。

さらに、前記Ｎ型エピタキシャル層３の表面から前記Ｐ
型ベース頭載４に接して凹部７が形成されており、この
凹部７内には前記Ｐ型ベース領域４とオーミック接触し
かつＮ型エピタキシャル層３とショットキ障壁を形成す
るようムこ接触された、例えばアルミニウム等の金属層
８が埋設されている。この金属層８の上面はＮ型エピタ
キシャル層３の表面上に突出され、ベース電極として構
成される。

前記凹部７内に埋込まれた金属層８の形成には、Ｎ型エ
ピタキシャル層３を異方性のドライエツチング法で選択
的にエツチングして凹部７を設け、その後気相成長法に
より低比抵抗の金属層８を凹部７を含む全面に成長させ
、その上で凹部７内にのみ金属層８を残す方法が採用で
きる。

ここで、Ｐ型ベース領域４の不純物濃度、およびＮ型エ
ピタキシャル層３の不純物濃度は、金属層８に対しそれ
ぞれオーミック接触およびショットキー障壁を形成する
ように選定するのは従来通りである。

なお、９は絶縁膜、１０．１１はそれぞれエミッタ電極
、コレクタ電極であり、前記ベース電極としての金属層
８と同時に形成することが可能である。

この構成によれば、Ｎ型エピタキシャル層３に設けた凹
部７に金属層８を埋込むことにより、金属層８の側面を
利用してＮ型エピタキシャル層３との接触面積を大きく
した立体的なショットキバリアダイオードＳＢＤを実現
している。このため、金属層８における平面方向の面積
を小さくしても所要のショットキ接触面積を確保して動
作抵抗の小さなショットキバリアダイオードを構成する
ことができ、ショットキバリアダイオードおよびＮＰＮ
）ランジスタを含む素子面積を低減することが可能とな
る。

また、金属層８の平面方向の面積が小さいために、下層
に形成するＮ゛型埋込領￥ｉ２の面積も小さくでき、Ｎ
゛゛込領域２とＰ型半導体基板１との間の寄生容量を低
減して高速スイッチング動作を可能にする。

第２図は本発明の他の実施例を示しており、同図（ａ）
は平面図、同図（ｂ）はそのＢ−Ｂ線に沿う断面図であ
る。なお、前記実施例と等価な部分には同一符号を付し
である。

この実施例では、Ｐ型ベース領域４０周辺全てのＮ型エ
ピタキシャル層３に凹部７を設けてここに金属層８を埋
設し、これで埋込型のショットキバリアダイオードを形
成している。

この実施例によれば、前記一実施例に対して素子面積が
多少増加するが、ショットキバリアダイオードＳＢＤの
動作抵抗を小さく形成できる利点を有しており、要求さ
れる特性によっては有利となる。

〔発明の効果］ 以上説明したように本発明は、凹部に埋設された金属層
の側面を利用してＰ型ベース領域にオーミック接触し、
かつＮ型半導体層とショットキ接触してショットキバリ
アダイオードを構成しているので、平面面積を大きくす
ることなく動作抵抗の小さなショットキバリアダイオー
ドを構成し、素子面積を低減することができる。

また、平面面積の低減とともに高濃度埋込領域の面積も
低減でき、Ｎ型半導体層との間の寄生容量を低減し、よ
り高速なスイッチング動作を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示し、同図（ａ）は平面図
、同図（ｂ）はそのＡ−Ａ線に沿う断面図、第２図は本
発明の他の実施例を示し、同Ｖ（ａ）は平面図、同図（
ｂ）はそのＢ−Ｂ線に沿う断面図、第３図は従来のＮＰ
Ｎバイポーラトランジスタを示し、同図（ａ）は平面図
、同図（ｂ）はそのＣ−Ｃ線に沿う断面図、第４図は高
速化を図ったバイポーラトランジスタの回路図である。 １・・・Ｐ型半導体基板、２・・・Ｎ゛型型埋領領域３
・・・Ｎ型エピタキシャル層、４・・・Ｐ型ベース領域
、５・・・Ｎ”型エミッタ領域、６・・・Ｎ゛型コレク
タコンタクトＳＮ域、７・・・凹部、８・・・金属層（
ベース電極）、９・・・絶縁膜、１０・・・エミッタ電
極、１１・・・コレクタ電極、１２・・・ベース電極。 第１図 （ｂ） 第 図 第４ 図

Claims (1)

【特許請求の範囲】
1. １、高濃度の埋込領域を有するコレクタ領域としてのＮ
   型半導体層と、このＮ型半導体層に形成したＰ型ベース
   領域と、このＰ型ベース領域に形成したＮ型エミッタ領
   域と、前記Ｎ型半導体層の表面から前記Ｐ型ベース領域
   に接して設けられた凹部と、この凹部内に前記Ｐ型ベー
   ス領域とオーミック接触しかつＮ型半導体層とショット
   キ障壁を形成する金属層とを備えることを特徴とする半
   導体装置。