JPH0512408A - 画像変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 円形パターンの中心が分からない場合でも直
交座標から極座標形式への変換を可能にする。 【構成】 画像入力装置１にてラスタ走査され、Ａ／Ｄ
変換器２により量子化された円形パターンを画像メモリ
３に記憶し、このメモリ３の内容を極座標より直交座標
への座標変換回路５からの出力にもとづき読み出せば、
円形パターンは理想的には直線として表わされるはずで
あるが、実際の画像は基準となる画像に対して順次ずれ
て行くので、このずれを相関演算器１５，１６，１７お
よび比較回路１８によって検出し、このずれの分だけア
ドレス発生回路４における読み出し開始座標を−１また
は＋１することにより、画像メモリ１０に直線となるよ
うに格納する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、円形状のパターンを
撮像して得られる画像を処理してその検査または計測等
を行なう画像処理装置、特に画像変換装置に関する。

【０００２】

【従来の技術】円形状のパターンを対象とする従来の画
像処理装置には、以下の如きものがある。 （１）通常のラスタ走査により画像を走査して、走査方
向または走査方向と垂直な方向に関する投影，変化点デ
ータを得、これらのデータから円形状パターンの位置を
検出し、円形状パターンに沿った検査，計測領域を発生
させるようにしたもの。 （２）円形状パターンまたは撮像装置を、パターン上の
円形の中心を軸として回転させながら、軸を通る直線上
を１次元の撮像装置にて撮像することにより、円形状パ
ターンを円形の中心に関する極座標形式の画像として得
るもの。

【０００３】

【発明が解決しようとする課題】前者の場合は、検査，
計測領域内の走査はラスタ走査であるため、高速処理が
可能であるが、複雑な同心円状パターンに含まれる微小
な欠陥等の検出は困難である。また、円形パターンのコ
ントラストが小さい場合は円形の中心を正確に検出する
ことは困難である。また、後者の場合は、得られる画像
が極座標表現のため、円形パターンに沿った角度方向の
走査が可能であり、複雑な同心円状パターンに含まれる
微小な欠陥等の検出に有利である。しかし、極座標の中
心が機構的に定まってしまうため、回転の軸が円形の中
心からはずれると、円形がｓｉｎ曲線に変換され、ラス
タスキャンでは円周方向の走査ができなくなるという問
題が生じる。また、機械的に回転させる必要があるた
め、対象パターンの搬送系が制約されるだけでなく、処
理の高速化が難しいという問題もある。図７に円の中心
がずれた場合の画像例を示す。同図（イ）は円形パター
ンを示し、図示のように中心（ｘ０，ｙ０）がずれてい
るため、その走査軌跡が直線にならずに同図（ロ）のよ
うにｓｉｎ曲線になった例を示している。したがって、
この発明の課題は円形パターンの中心が不明な場合でも
簡単な構成で、高精度な画像変換を可能にすることにあ
る。

【０００４】

【課題を解決するための手段】このような課題を解決す
るため、第１の発明では、円形状の被変換画像を格納す
る第１の画像メモリと、変換後の画像を格納する第２の
画像メモリと、極座標を直交座標に変換する座標変換回
路と、前記第１の画像メモリから読み出される画像を１
走査ライン分遅延させる第１のラインバッファと、１走
査ライン分の画像を記憶する第２のラインバッファと、
前記第１の画像メモリから読み出される画像を１画素ま
たは２画素遅延させるシフトレジスタと、このシフトレ
ジスタから出力される遅延量なし，遅延量１画素または
遅延量２画素の各１走査ライン分の画像と前記第１また
は第２のラインバッファから読み出される１走査ライン
分の画像との間で相関演算を行なう第１，第２，第３の
相関演算回路と、これら各相関演算回路の各出力値を比
較して相関が最も高い前記遅延量に応じた出力を行なう
比較回路とを備え、前記比較回路の出力に応じて前記第
１の画像メモリの読み出し開始座標をずらすとともに、
前記第１のラインバッファから読み出される画像を前記
比較回路の出力に応じて遅延させて前記第２の画像メモ
リに格納することを特徴としている。第２の発明では、
上記第１の発明における第１，第２，第３の相関演算回
路を、シフトレジスタから出力される遅延量なし，遅延
量１画素または遅延量２画素の各１走査ライン分の画像
と、前記第１または第２のラインバッファから読み出さ
れる１走査ライン分の画像とについて両者の特定の一部
分の画像についてのみ相関演算を行なうものとすること
を特徴としている。

【０００５】

【作用】円形パターンを極座標形式で表現すると直線に
なることに着目し、円形パターンの画像をラスタ走査に
より入力し、１走査ライン毎に走査区間とデータの格納
タイミングとを調整することにより、円形パターンが極
座標軸に平行な直線に変換されるようにする。

【０００６】

【実施例】図１はこの発明の実施例を示すブロック図で
ある。同図において、１は画像入力装置、２はＡ／Ｄ
（アナログ／ディジタル）変換器、３はｘｙ画像メモ
リ、４および１１はアドレス発生回路、５は座標変換回
路、６，９および１４はセレクタ、７および１３はライ
ンバッファ、８および１２はシフトレジスタ、１０はｒ
θ画像メモリ、１５，１６および１７は相関演算器、１
８は比較回路、１９はタイミング発生回路である。

【０００７】画像入力装置１から入力された対象パター
ンの画像は、Ａ／Ｄ変換器２によりディジタル化され
て、ｘｙ画像メモリ３に記憶される。このとき、アドレ
ス発生回路４により発生される直交座標ｘ，ｙはセレク
タ６で選択され、ｘｙ画像メモリ３に書込みアドレスと
して供給される。次に、ｘｙ画像メモリ３の画像が極座
標に変換されるときは、まずアドレス発生回路４により
発生される極座標ｒ，θが座標変換回路５で直交座標
ｘ，ｙに変換された後、セレクタ６で選択されてｘｙ画
像メモリ３に読出しアドレスとして供給され、その内容
が読み出される。ｘｙ画像メモリ３から読み出された画
像は、最初の１走査ライン（θ＝０）については、１走
査ライン分のラインバッファ７に格納される。次の走査
ライン（θ＝１）については、ｘｙ画像メモリ３から読
み出された画像はラインバッファ７に格納されるととも
にシフトレジスタ１２にも入力され、これにより入力画
像そのもの，１画素遅延された画像，および２画素遅延
された画像が出力され、それぞれ相関演算器１５，１
６，１７に与えられる。

【０００８】一方、これと同時にラインバッファ７から
１走査ライン前（θ＝０）の画像が読み出され、シフト
レジスタ８で１画素遅延された画像，２画素遅延された
画像および遅延なしの画像がセレクタ９に入力される。
θ＝１の場合は、１画素遅延された画像が選択されてｒ
θ画像メモリ１０およびラインバッファ１３に格納され
るとともに、セレクタ１４で選択されて相関演算器１
５，１６，１７に入力される。相関演算器１５，１６，
１７では、θ＝０とθ＝１の２つの入力画像の相関演算
が実行され、ここでは相関が高い程小さい値が出力され
て比較回路１８に与えられる。このとき、相関演算器１
５，１６，１７に対しセレクタ１４から入力される画像
は１画素遅延された画像である。したがって、相関演算
器１５ではθ＝１の画像をｒが負の方向へ１画素シフト
させた画像と、θ＝０の画像との間の相関演算を実行
し、相関演算器１６ではθ＝１の画像そのものとθ＝０
の画像との間の相関演算を実行し、また相関演算器１７
ではθ＝１の画像をｒが正の方向へ１画素シフトさせた
画像と、θ＝０の画像との間の相関演算を実行する。

【０００９】比較回路１８では、相関演算器１５，１
６，１７から入力された値を比較して最も相関の高い入
力に対応する遅延量を出力する。すなわち、相関演算器
１５からの入力が相関最高であれば「０」を、相関演算
器１６からの入力が相関最高であれば「１」を、また相
関演算器１７からの入力が相関最高であれば「２」を出
力する。比較回路１８の出力は、次の走査ラインに関す
る演算が終了するまで保持される。比較回路１８の出力
はアドレス発生回路４に与えられ、値が「０」のときは
ｒ座標の初期値が−１され、値が「２」のときはｒ座標
の初期値が＋１される。これにより、次の走査ライン読
み出し時には、比較回路１８で検出されたずれ量に応じ
てデータが読み出されることになる。また、比較回路１
８の出力はラインバッファ１３にも与えられており、値
が「０」または「２」のときは新たに１走査ライン分の
画像が格納される。さらに、比較回路１８の出力はセレ
クタ９にも入力されており、シフトレジスタ８の出力の
うち０〜２に対応する遅延量の画像が選択される。ま
た、比較回路１８の出力はセレクタ１４にも入力されて
おり、値が「０」または「２」のときはセレクタ９から
の入力が選択され、値が「１」のときはラインバッファ
１３からの入力が選択される。タイミング発生回路１９
では、走査タイミングの制御を実行する。

【００１０】図２に座標変換回路の具体例を示す。極座
標平面上の点（ｒ，θ）から直交座標平面上の点（ｘ，
ｙ）への変換は、ｘ０，ｙ０を初期値として一般に次式
のように示される。 ｘ＝ｘ０＋ｒｃｏｓ（ｋθ） ｙ＝ｙ０＋ｒｓｉｎ（ｋθ） （ｋ：定数） …（１） 図２は（１）式の変換を実現するためのもので、２１は
ｃｏｓθテーブル、２２はｓｉｎθテーブル、２３，２
４は乗算器、２５，２６はラッチ、２７，２８は加算器
である。すなわち、テーブル２１は入力θに対しｃｏｓ
（ｋθ）の値を出力し、テーブル２２は入力θに対しｓ
ｉｎ（ｋθ）の値を出力する。乗算器２３はｒ×ｃｏｓ
（ｋθ）を算出し、乗算器２４はｒ×ｓｉｎ（ｋθ）を
算出する。ラッチ２５はｘ０の値を、ラッチ２６はｙ０
の値をそれぞれラッチする。したがって、加算器２７か
らはｘ０＋ｒｃｏｓ（ｋθ）の値が、また加算器２８か
らはｙ０＋ｒｓｉｎ（ｋθ）の値が得られることにな
る。

【００１１】図３に相関演算器の具体例を示す。すなわ
ち、相関演算器はその出力値同士の比較が目的であるか
ら、相関値の絶対値そのものは重要ではなく、したがっ
て次の（２）式の演算で充分と考えられる。 Ｃ＝Σ（Ｉ_1j−Ｉ_2j）² （ｊ＝０，１，…） …（２） ここに、Ｃは相関値、Ｉ_1j，Ｉ_2jは入力画像を示し、相
関値Ｃは値が小さい程相関が高いことを示す。図３は
（２）式の演算を行なうもので、３１は減算器、３２は
乗算器、３３は加算器、３４はラッチ、３５はクリア信
号、３６はクロック信号、３７はラッチ信号である。す
なわち、減算器３１は入力画像Ｉ₁ とＩ₂ との差Ｉ₁ −
Ｉ₂ を算出し、乗算器３２は減算器３１の出力を二乗す
る。加算器３３は乗算器３２からの出力をクロック信号
３６により、画素単位で積算する。１走査ライン分の走
査が終了した時点で加算器３３の出力、すなわち相関値
Ｃがラッチ信号３７によりラッチ３４にラッチされて出
力される。なお、ラッチ３４にラッチされた加算器３３
の出力値は、次の走査ラインの走査が始まる前に、クリ
ア信号３５によってクリアされる。

【００１２】図４は図７と同様の手法で極座標に変換さ
れた画像の例である。これは、図１において、アドレス
発生回路４に対して比較回路１８の出力が与えられなか
ったものと仮定した場合に、ｘｙ画像メモリ３から読み
出される画像の最初の６走査ライン分を示す。アドレス
発生回路４はｒの初期値をｒ０、走査終了点をｒＥとし
てｒ方向にラスタ走査するアドレスを出力する。従っ
て、同図の破線Ｌ１，Ｌ２に挟まれた画像がｘｙ画像メ
モリ３から出力される。なお、図４で斜線を施した部分
が画像を示し、斜線の本数によってその濃度を示してい
る。図５は図４のθ＝５の時点の動作を説明するための
説明図である。同図（イ）はｘｙ画像メモリ３から読み
出された画像、同図（ロ）はラインバッファ１３に格納
されている画像、同図（ハ）はｒθ画像メモリ１０に既
に格納された変換後の画像を示している。以下、θ＝０
の時点からの動作につき説明する。

【００１３】θ＝０の時点では、θ＝０，ｒ＝ｒ０〜ｒ
Ｅの画像がラインバッファ７に格納される。θ＝１の時
点では、θ＝１，ｒ＝ｒ０〜ｒＥの画像と、ラインバッ
ファ７から出力されるθ＝０，ｒ＝ｒ０〜ｒＥの画像と
が比較される。両画像間のずれが０画素とすると、比較
回路１８の出力をＤとして、Ｄ＝１となる。また、ライ
ンバッファ７から読み出されたθ＝０，ｒ＝ｒ０〜ｒＥ
の画像がラインバッファ１３およびｒθ画像メモリ１０
に格納される。θ＝２の時点では、Ｄ＝１なのでθ＝
２，ｒ＝ｒ０〜ｒＥの画像と、ラインバッファ１３から
出力されるθ＝０，ｒ＝ｒ０〜ｒＥの画像とが比較され
る。前者がｒが正の方向に１画素だけずれているとする
と、Ｄ＝２となる。また、ラインバッファ７から読み出
されたθ＝１，ｒ＝ｒ０〜ｒＥの画像がｒθ画像メモリ
１０に格納される。θ＝３の時点では、Ｄ＝２なので走
査開始点が−１されてθ＝３，ｒ＝ｒ０−１〜ｒＥ−１
の画像と、ラインバッファ７から出力されるθ＝２，ｒ
＝ｒ０〜ｒＥの画像を１画素遅延した遅延画像とが比較
される。両画像間のずれが０画素とすると、Ｄ＝１とな
る。また、ラインバッファ７から読み出されたθ＝２，
ｒ＝ｒ０〜ｒＥの画像の１画素遅延画像、すなわちθ＝
２，ｒ＝ｒ０−１〜ｒＥ−１の画像がラインバッファ１
３およびｒθ画像メモリ１０に格納される。

【００１４】θ＝４の時点では、Ｄ＝１なのでθ＝４，
ｒ＝ｒ０−１〜ｒＥ−１の画像と、ラインバッファ１３
から出力されるθ＝２，ｒ＝ｒ０−１〜ｒＥ−１の画像
とが比較される。両画像間のずれが０画素とすると、Ｄ
＝１となる。また、ラインバッファ７から読み出された
θ＝３，ｒ＝ｒ０−１〜ｒＥ−１の画像がラインバッフ
ァ１３に格納される。θ＝５の時点では、Ｄ＝１なので
θ＝５，ｒ＝ｒ０−１〜ｒＥ−１の画像と、ラインバッ
ファ１３から出力されるθ＝２，ｒ＝ｒ０−１〜ｒＥ−
１の画像とが比較される。相関演算器１５では図５
（イ）のＡ０と同図（ロ）との相関が、相関演算器１６
では図５（イ）のＡ１と同図（ロ）との相関が、また相
関演算器１７では図５（イ）のＡ２と同図（ロ）との相
関がそれぞれ演算される。このときＡ２と同図（ロ）と
の相関が最も高いとすれば、Ｄ＝２となる。このように
して処理は進行し、結果としてｘｙ画像メモリ３上の円
形パターンが、ｒθ画像メモリ１０では極座標θ方向の
直線となるように変換される。

【００１５】図６に以上の如くして得られる画像の具体
例を示す。同図（イ）が変換前の画像を示し、同図
（ロ）がこの発明による変換処理後の画像を示す。つま
り、同図（イ）のように極座標の中心（ｘ０，ｙ０）を
通り、円形パターンと同じ中心を持つ円形をＬとする
と、画像上の点（ｘ，ｙ）と点（ｘ０，ｙ０）とを結ぶ
線分と円Ｌとの交点（ｘＤ，ｙＤ）がｒ＝０となるよう
に、（ｘ，ｙ）を（ｒ，θ）に変換していることにな
る。

【００１６】以上では、相関演算器１５，１６，１７に
おいて相関演算を行なう期間を１走査ラインとしたが、
１走査ラインの特定の一部分とすることも可能である。
これは、図３においてクロック信号３６の入力期間を限
定することにより、実現される。すなわち、対象パター
ンの全ての部分が同心円状でなくても、円形パターンを
含んでいればその部分に着目して相関演算を行なうこと
により、上記と同様の処理、つまり円形パターンが直線
に変換されるように画像全体を変換することができる。
また、図６において、点（ｘＤ，ｙＤ）と（ｘ，ｙ）を
結ぶ線分と円形とが交わる角度が、９０度から多少ずれ
ることによって生じる相関演算における誤差を小さくす
ることができる。

【００１７】

【発明の効果】この発明によれば、円形パターン画像に
対し、その中心が不明であったり多少の位置ずれがある
場合でもこれを直線となるように画像変換をしているの
で、円形パターンの円周に沿う走査がラスタ走査によっ
て可能となり、複雑な同心円状パターンに含まれる微小
な欠陥等も検出することができる。また、通常のラスタ
走査により得られた被変換画像に対し、１回の走査で画
像変換が可能なため高速な処理が可能で、対象パターン
の搬送上の制約もないという利点がある。

【図面の簡単な説明】

【図１】この発明の実施例を示すブロック図である。

【図２】座標変換回路の具体例を示すブロック図であ
る。

【図３】相関演算回路の具体例を示すブロック図であ
る。

【図４】この発明による処理をしないでｒθ画像メモリ
に格納される画像の例を説明するための説明図である。

【図５】この発明による変換動作を説明するための説明
図である。

【図６】この発明による変換結果を説明するための説明
図である。

【図７】円形の中心がずれているため、変換画像が直線
にならない場合の例を説明するための説明図である。

【符号の説明】

１ 画像入力装置 ２ Ａ／Ｄ（アナログ／ディジタル）変換器 ３ ｘｙ画像メモリ ４ アドレス発生回路 ５ 座標変換回路 ６ セレクタ ７ ラインバッファ ８ シフトレジスタ ９ セレクタ １０ ｒθ画像メモリ １１ アドレス発生回路 １２ シフトレジスタ １３ ラインバッファ １４ セレクタ １５ 相関演算器 １６ 相関演算器 １７ 相関演算器 １８ 比較回路 １９ タイミング発生回路 ２１ ｃｏｓθテーブル ２２ ｓｉｎθテーブル ２３ 乗算器 ２４ 乗算器 ２５ ラッチ ２６ ラッチ ２７ 加算器 ２８ 加算器 ３１ 減算器 ３２ 乗算器 ３３ 加算器 ３４ ラッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 円形状の被変換画像を格納する第１の画
   像メモリと、変換後の画像を格納する第２の画像メモリ
   と、極座標を直交座標に変換する座標変換回路と、前記
   第１の画像メモリから読み出される画像を１走査ライン
   分遅延させる第１のラインバッファと、１走査ライン分
   の画像を記憶する第２のラインバッファと、前記第１の
   画像メモリから読み出される画像を１画素または２画素
   遅延させるシフトレジスタと、このシフトレジスタから
   出力される遅延量なし，遅延量１画素または遅延量２画
   素の各１走査ライン分の画像と前記第１または第２のラ
   インバッファから読み出される１走査ライン分の画像と
   の間で相関演算を行なう第１，第２，第３の相関演算回
   路と、これら各相関演算回路の各出力値を比較して相関
   が最も高い前記遅延量に応じた出力を行なう比較回路
   と、 を備え、前記比較回路の出力に応じて前記第１の画像メ
   モリの読み出し開始座標をずらすとともに、前記第１の
   ラインバッファから読み出される画像を前記比較回路の
   出力に応じて遅延させて前記第２の画像メモリに格納す
   ることを特徴とする画像変換装置。
2. 【請求項２】 前記第１，第２，第３の相関演算回路
   を、シフトレジスタから出力される遅延量なし，遅延量
   １画素または遅延量２画素の各１走査ライン分の画像
   と、前記第１または第２のラインバッファから読み出さ
   れる１走査ライン分の画像とについて両者の特定の一部
   分の画像についてのみ相関演算を行なうものとすること
   を特徴とする請求項１に記載の画像変換装置。