JPH05158681A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 １つのメモリに制御記憶と外部記憶とが共存
するプロセッサの、制御記憶破壊による誤動作の防止
と、アドレストラップ、データトラップ、コマンドトラ
ップ、コマンドｎ回目トラップの各機能を提供する。 【構成】 トラップするアドレスを保持するレジスタ
と、トラップするデータを保持するレジスタと、これら
レジスタとメモリへのアドレスおよびデータとを比較す
る手段と、比較出力にもとづくトラップを選択する手段
とで構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は制御記憶手段と外部記憶
手段が物理的に同一の記憶手段内に存在し、前記制御記
憶手段に格納されるマイクロプログラムにより制御され
るマイクロプログラム制御装置に関し、特に制御記憶の
破壊による誤動作防止と、記憶手段の任意のアドレス及
び、任意のデータを読み出した場合及び、任意の命令を
読み出した場合にマイクロプログラム制御装置を停止す
る機能に関する。

【０００２】

【従来の技術】従来の、この種のマイクロプログラム制
御装置を図２に示す。

【０００３】マイクロプログラム制御装置１は、アドレ
ス線１０１、書き込み許可信号１０２、及びデータ線１
０４、を介して記憶装置２と接続されている。

【０００４】記憶装置２は、マイクロプログラム制御装
置１の制御記憶２０１と外部記憶２０２とを兼ね備えて
いる。

【０００５】外部から与えられる起動指示信号１７０に
より、マイクロプログラム制御装置動作許可フラグ１７
がセットされマイクロプログラム制御装置１内の全ての
レジスタが動作許可状態となり、マイクロプログラム制
御装置１が動作可能となる。

【０００６】アドレスセレクタ１３はアドレス線１０１
に送出する信号を、プログラムカウンタ１１の内容か、
アドレスレジスタ１２の内容のどちらかを、アドレス制
御部１４で作成されたアドレス選択信号１４０によって
選択する。

【０００７】命令フェッチ時、プログラムカウンタ１１
に格納されているアドレスが、アドレス線１０１を介
し、制御記憶である記憶装置２から、該当アドレスに格
納されているマイクロコードを読みだし、データ線１０
４を介し命令レジスタ１５に目的のマイクロコードを格
納する。命令レジスタ１５に格納されたマイクロコード
は、デコードされマイクロプログラム制御装置１を順次
制御する。

【０００８】命令レジスタ１５に格納されたマイクロコ
ードが記憶装置２に対する書き込み命令である場合に
は、アドレスセレクタ１３は外部記憶２０２の任意のア
ドレスを保持したアドレスレジスタ１２を選択し、アド
レス線１０１を介して記憶装置２に書き込みアドレスを
指示する。同時に記憶装置２に書き込むべきデータを保
持しているデータレジスタ１６の内容をデータ線１０４
を介し記憶装置２に書き込みデータとして指示する。記
憶装置２は書き込み許可信号１０２によって、指示され
た書き込みアドレスに、書き込みデータを格納する。

【０００９】記憶装置の中には制御記憶２０１と外部記
憶２０２が混在しているのでマイクロプログラムで制御
記憶２０１にデータの書き込みを行うと制御記憶２０１
の内容を破壊することになり誤動作の原因となる。

【００１０】又、マイクロプログラムのデバッグを行う
場合に、マイクロプログラム制御装置１を任意のアドレ
スで停止させる必要があり、このような場合にはマイク
ロプログラムによる停止命令を使用している。

【００１１】このマイクロプログラムによる停止命令
が、命令レジスタ１５に格納されると停止命令１５０は
マイクロプログラム制御装置動作許可フラグ１７をリセ
ットするのでマイクロプログラム制御装置１は停止す
る。

【００１２】さらに、マイクロプログラム制御装置１を
任意のアドレスで停止させたい場合には、制御記憶２０
１に内蔵されている既存のマイクロプログラムの停止さ
せたいアドレスのマイクロプログラムを、マイクロプロ
グラムによる停止命令に書き換えている。

【００１３】

【発明が解決しようとする課題】上述した従来のマイク
ロプログラム制御装置は、制御記憶を含む任意のアドレ
スへの書き込みが可能なため、制御記憶の破壊によりマ
イクロプログラム制御装置を誤動作させる可能性があ
る。又、任意のアドレスで停止させる手段（例えば、通
過するはずもないアドレスを通過した場合に停止させる
手段等）として制御記憶の中の命令を書き換える手段し
か無いため、マイクロプログラムのデバッグに支障を来
すという欠点があった。

【００１４】

【課題を解決するための手段】制御記憶手段と外部記憶
手段が物理的に同一の記憶手段内に存在し、前記制御記
憶手段に格納されるマイクロプログラムにより制御され
るマイクロプログラム制御装置において、 制御記憶に対する書き込みを検出した場合 任意に設定されるアドレスと記憶手段に対するアドレス
とを比較し、一致した場合 レジスタに保持されるデータと記憶手段から読み出した
データとを比較し、指定したデータを読み出した場合 レジスタに保持される特定のマイクロプログラムのマイ
クロコードの内容と記憶手段から読み出したデータの内
容とを比較し、特定のマイクロプログラムが読み出され
た場合、および 特定の命令を指定回数読み出した場合 のいずれの場合にも、前記マイクロプログラム制御装置
に対する停止指示を選択できる構成とする。

【００１５】

【作用】目的のアドレス、特定のデータ、特定の命令、
及び特定命令の指定回数を各レジスタに設定し、マイク
ロプログラム実行中に、上記の設定状態になることを検
知すると共に、それが予め選択された設定状態であるこ
とを条件にマイクロプログラム制御装置を停止させる。

【００１６】これによって、制御記憶の破壊によるマイ
クロプログラム制御装置の誤動作を防止すると共に、マ
イクロプログラムのデバッグに際して制御記憶を書き換
えることなしにマイクロプログラム制御装置を任意のア
ドレスで停止させる。

【００１７】

【実施例】次に、本発明について図面を参照して説明す
る。

【００１８】図１は本発明の実施例を示すブロック構成
図である。

【００１９】マイクロプログラム制御装置１は、アドレ
ス線１０１、書き込み許可信号１０２、及びデータ線１
０４、を介して記憶装置２と接続されている。

【００２０】記憶装置２の内容は、マイクロプログラム
制御装置１の制御記憶２０１と外部記憶２０２が混在し
ている。

【００２１】ストローブ線１５１は命令レジスタ１５の
内容をデコードした結果、送出される信号で命令レジス
タ１５の内容により書き込みを行うレジスタが指示され
る。アドレス保持レジスタ２０、データ保持レジスタ２
１、機能選択レジスタ２２の各々のレジスタは、ストロ
ーブ線１５１の指示により、書き込みデータ線１５２の
内容を格納する。

【００２２】検出カウンタ２３は検出カウンタ入力セレ
クタ３２を介して書き込みデータ線１５２と接続されて
いる。検出カウンタ入力セレクタ３２はストローブ線１
５１で検出カウンタ２３に対する書き込みを行う場合に
のみ書き込みデータ線１５２上のデータを選択し、それ
以外には検出カウンタ２３から”１”を減じた値を選択
する。即ち、アドレス保持レジスタ２０、データ保持レ
ジスタ２１、機能選択レジスタ２２、検出カウンタ２３
の各々のレジスタにはマイクロプログラムにより任意の
データを設定することが可能である。

【００２３】比較器２５はアドレス線１０１の内容とア
ドレス保持レジスタ２０の内容を比較し、アドレス線１
０１の内容の方が小さいか等しい場合に”１”を出力
し、書き込み許可信号１０２との論理積がアンドゲート
２８でとられる。アンドゲート２８の出力であるガード
信号２８０は機能セレクタ２４、オアゲート３３を介し
てマイクロプログラム制御装置動作許可フラグ１７に接
続される。

【００２４】比較器２６はアドレス線１０１の内容とア
ドレス保持レジスタ２０の内容を比較し、一致した場合
に”１”を出力する。この出力であるアドレストラップ
信号２６０は機能セレクタ２４、オアゲート３３を介し
てマイクロプログラム制御装置動作許可フラグ１７に接
続される。

【００２５】比較器２７は記憶装置読み出し線１０５の
内容とデータ保持レジスタ２１の内容を比較し、一致し
た場合に”１”を出力し、アドレストラップ信号２６０
との論理積がアンドゲート２９でとられる。

【００２６】また、比較器２７の出力は、アンドゲート
３０でアドレス選択信号１４０と論理積がとられる。ア
ンドゲート３０の出力であるコマンドトラップ信号３０
０、及びアンドゲート２９の出力であるアドレスデータ
トラップ信号２９０は機能セレクタ２４、オアゲート３
３を介してマイクロプログラム制御装置動作許可フラグ
１７に接続される。

【００２７】検出カウンタ２３はコマンドトラップ信号
３００が発生する毎にマイナス１ずつ更新される。比較
器３１では検出カウンタ２３の内容が”０”と等しくな
った場合に出力であるコマンドトラップ信号３０１を”
１”にする。

【００２８】機能セレクタ２４は機能選択レジスタ２２
の内容によって、ガード信号２８０、アドレストラップ
信号２６０、アドレスデータトラップ信号２９０、コマ
ンドトラップ信号３００、コマンドトラップ信号３０１
の内、何れか１本が選択される。この選択された信号
は、オアゲート３３で停止命令１５０と論理和がとら
れ、マイクロプログラム制御装置動作許可フラグ１７を
リセットし、マイクロプログラム制御装置１を停止させ
る。

【００２９】次に、本発明の実施例であるマイクロプロ
グラム制御装置を停止させる５つの事例について説明す
る。

【００３０】記憶装置２には、制御記憶２０１と外部記
憶２０２が混在しているため、マイクロプログラムによ
る書き込み命令によって制御記憶２０１を破壊する可能
性があるが、これを防止する場合には、制御記憶２０１
と外部記憶２０２の境界アドレスをマイクロプログラム
によってアドレス保持レジスタ２０に設定し、機能選択
レジスタ２２にガード信号２８０を選択する値を設定す
る。

【００３１】マイクロプログラム実行中に誤って制御記
憶２０１に対し書き込み命令を行った場合、アドレス保
持レジスタ２０の内容よりもアドレス線１０１の内容の
方が小さく、かつ書き込み許可信号１０２が”１”にな
っているのでアンドゲート２８の出力であるガード信号
２８０は”１”となる。機能セレクタ２４ではガード信
号２８０が選択されているのでマイクロプログラム制御
装置動作許可フラグ１７はリセットされ、マイクロプロ
グラム制御装置１を停止することで制御記憶２０１の破
壊による誤動作を防止している。

【００３２】次にデバッグ時に、任意のアドレスで停止
させたい場合には、目的のアドレスをマイクロプログラ
ムによってアドレス保持レジスタ２０に設定し、機能選
択レジスタ２２にアドレストラップ信号２６０を選択す
る値を設定する。

【００３３】マイクロプログラム制御装置１が目的のア
ドレスを通過するときにはアドレス線１０１の内容とア
ドレス保持レジスタ２０の内容が等しくなるので比較器
２６の出力であるアドレストラップ信号２６０は”１”
になる。機能セレクタ２４ではアドレストラップ信号２
６０が選択されているのでマイクロプログラム制御装置
動作許可フラグ１７はリセットされ、マイクロプログラ
ム制御装置１を停止させる。

【００３４】任意のアドレスから特定のデータを読み出
したときに停止させる場合には、目的のアドレスをマイ
クロプログラムによってアドレス保持レジスタ２０に、
特定のデータをマイクロプログラムによってデータ保持
レジスタ２１に設定し、機能選択レジスタ２２にアドレ
スデータトラップ信号２９０を選択する値を設定する。

【００３５】マイクロプログラム制御装置が目的のアド
レスから指定したデータを読み出しい場合には、アドレ
ス線１０１の内容とアドレス保持レジスタの内容が一致
するので比較器２６の出力が”１”になり、かつ記憶装
置読み出し線１０５の内容とデータ保持レジスタ２１の
内容が一致するので比較器２７の出力も”１”となる。
その結果、アンドゲート２９の出力であるアドレスデー
タトラップ信号２９０は”１”となる。機能セレクタ２
４ではアドレスデータトラップ信号２９０が選択されて
いるのでマイクロプログラム制御装置動作許可フラグ１
７はリセットされ、マイクロプログラム制御装置１を停
止させる。

【００３６】また、マイクロプログラム制御装置１が、
ある特定の命令をフェッチした場合に停止させるには、
特定の命令を示すマイクロコードをマイクロプログラム
によってデータ保持レジスタ２１に設定し、機能選択レ
ジスタ２２にコマンドトラップ信号３００を選択する値
を設定する。

【００３７】マイクロプログラム制御装置が目的の命令
をフェッチした場合には、記憶装置読み出し線１０５に
命令のマイクロコードが存在し、データ保持レジスタ２
１の内容と等しくなるので比較器２７の出力は”１”と
なる。この時、アドレス選択信号１４０は、アドレス線
１０１にプログラムカウンタ１１の内容を送出させるた
めに”１”になっているのでアンドゲート３０の出力で
あるコマンドトラップ信号３００は”１”となる。

【００３８】機能セレクタ２４ではコマンドトラップ信
号３００が選択されているのでマイクロプログラム制御
装置動作許可フラグ１７はリセットされ、マイクロプロ
グラム制御装置１を停止させる。

【００３９】アンドゲート３０で生成されたコマンドト
ラップ信号３００は検出カウンタ２３の更新も行う。

【００４０】次に、ある特定の命令を指定回数フェッチ
した場合にマイクロプログラム制御装置１を停止させる
には、マイクロプログラムによって検出カウンタ２３に
指定回数を、特定の命令を示すマイクロコードをデータ
保持レジスタ２１に設定し、機能選択レジスタ２２にコ
マンドトラップ信号３０１を選択する値を設定する。

【００４１】マイクロプログラム制御装置が目的の命令
をフェッチした場合には、記憶装置読み出し線１０５に
命令のマイクロコードが存在し、データ保持レジスタ２
１の内容と等しくなるので比較器２７の出力は”１”と
なる。この時、アドレス選択信号１４０は、アドレス線
１０１にプログラムカウンタ１１の内容を送出させるた
めに”１”になっているのでアンドゲート３０の出力で
あるコマンドトラップ信号３００は”１”となる。コマ
ンドトラップ信号３００が”１”となる毎に検出カウン
タ２３はマイナス１されるので目的の命令が指定回数検
出されると、検出カウンタ２３の内容は”０”となり、
比較器３１の出力は”１”となる。

【００４２】機能セレクタ２４ではコマンドトラップ信
号３０１が選択されているのでマイクロプログラム制御
装置動作許可フラグ１７はリセットされ、マイクロプロ
グラム制御装置１を停止させる。

【００４３】

【発明の効果】以上説明したように本発明は、制御記憶
と外部記憶の境界アドレスを保持するレジスタを持ち、
制御記憶に対する書き込みを検出する機能を具備してい
るので制御記憶の破壊によるマイクロプログラム制御装
置の誤動作を防止している。

【００４４】また、境界アドレスを保持するレジスタに
任意のアドレスを設定し、記憶装置に対するアドレスと
比較し、一致した場合に停止する機能と、任意のデータ
を保持するレジスタを持ち、該レジスタの内容と記憶装
置から読みだしたデータの内容とを比較しているので、
指定したデータパターンを読みだした場合に停止する機
能と、任意のデータを保持するレジスタに特定のマイク
ロプログラムのマイクロコードを書き込み、命令フェッ
チ毎に記憶装置から読み出したデータの内容と該レジス
タの内容を比較しているので、特定の命令を読み出した
場合に停止する機能と、特定の命令を指定回数読み出し
た場合に停止する機能を具備しているので ある条件でマイクロプログラム制御装置を停止させる際
に、マイクロプログラム制御装置の制御記憶を書き換え
ること無しに行うことが可能となるため、マイクロプロ
グラムのデバッグが円滑に行えるようになるという効果
がある。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】従来のマイクロプログラム制御装置の一例を示
すブロック図である。

【符号の説明】

１ マイクロプログラム制御装置 ２ 記憶装置 １１ プログラムカウンタ １２ アドレスレジスタ １３ アドレスセレクタ １４ アドレス制御部 １５ 命令レジスタ １６ データレジスタ １７ マイクロプログラム制御装置動作許可フラグ ２０ アドレス保持レジスタ ２１ データ保持レジスタ ２２ 機能選択レジスタ ２３ 検出カウンタ ２４ 機能セレクタ ２５ 比較器 ２６ 比較器 ２７ 比較器 ２８ アンドゲート ２９ アンドゲート ３０ アンドゲート ３１ 比較器 ３２ 検出カウンタ入力セレクタ ３３ オアゲート １０１ アドレス線 １０２ 書き込み許可線 １０４ データ線 １０５ 記憶装置読み出し線 １４０ アドレス選択信号 １５０ 停止命令 １５１ ストローブ線 １５２ 書き込みデータ線 １７０ 起動指示信号 ２０１ 制御記憶 ２０２ 外部記憶 ２６０ アドレストラップ信号 ２８０ ガード信号 ２９０ アドレスデータトラップ信号 ３００ コマンドトラップ信号 ３０１ コマンドトラップ信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 制御記憶手段と外部記憶手段が物理的に
   同一の記憶手段内に存在し、前記制御記憶手段に格納さ
   れるマイクロプログラムにより制御されるマイクロプロ
   グラム制御装置において、 前記制御記憶手段と前記外部記憶手段の境界アドレスを
   格納するアドレス保持手段と、 前記記憶手段の読み出し書き込みアドレスと前記アドレ
   ス保持手段のアドレスとを比較する第１比較手段と、 前記第１比較手段により比較した結果、前記記憶手段の
   読み出し書き込みアドレスが前記制御記憶手段へのアド
   レスであり、かつ前記記憶手段に対する書き込み命令で
   あると、前記マイクロプログラム制御装置に対し停止指
   示を発行する第１停止指示手段と、 前記アドレス保持手段に前記マイクロプログラムによっ
   て任意のアドレスを設定するアドレス設定手段と、 前記アドレス設定手段により前記アドレス保持手段に設
   定された任意のアドレスと、前記記憶手段への読み出し
   書き込みアドレスとを前記第１比較手段により比較した
   結果が一致した場合に、前記マイクロプログラム制御装
   置に対し停止指示を発行する第２停止指示手段と、 前記第１停止指示手段と、前記第２停止指示手段のどち
   らかの機能を選択する選択手段とを具備し、前記制御記
   憶手段の破壊による誤動作防止と、前記記憶手段の任意
   のアドレスで前記マイクロプログラム制御装置を停止す
   る機能とを選択することが可能であることを特徴とする
   マイクロプログラム制御装置。
2. 【請求項２】 請求項１記載のマイクロプログラム制御
   装置において、 前記マイクロプログラムによって設定され前記記憶手段
   からの読み出しデータと比較するための任意のデータを
   保持するデータ保持手段と、 前記記憶手段からの読み出しデータと前記データ保持手
   段を比較する第２比較手段と、 前記データ保持手段に設定された任意のデータと、前記
   記憶手段からの読み出しデータを前記第２比較手段によ
   り比較した結果が一致し、かつ前記第２停止指示手段が
   成立した場合に、前記マイクロプログラム制御装置に対
   し停止指示を発行する第３停止指示手段と、 前記第１停止指示手段と、前記第２停止指示手段と、前
   記第３停止指示手段の何れかを選択する選択手段とを具
   備し、前記制御記憶手段の破壊による誤動作防止と、前
   記記憶手段の任意のアドレスで前記マイクロプログラム
   制御装置を停止する機能と、前記記憶手段の任意のアド
   レスから指定した任意のデータが読み出された場合に停
   止する機能を選択することが可能であることを特徴とす
   るマイクロプログラム制御装置。
3. 【請求項３】 請求項２記載のマイクロプログラム制御
   装置において、 前記記憶手段へのアドレスが前記制御記憶手段に対する
   ものであることを検出するアドレス検知手段と、 前記記憶手段からの読み出しデータと前記データ保持手
   段の保持データとを前記第２比較手段によって比較した
   結果、一致し前記アドレス検知手段が成立した場合に、
   前記マイクロプログラム制御装置に対し停止指示を発行
   する第４停止指示手段と、 前記第１停止指示手段と、前記第２停止指示手段と、前
   記第３停止指示手段と、前記第４停止指示手段の何れか
   を選択する選択手段とを具備し、前記制御記憶手段の破
   壊による誤動作防止と、前記記憶手段の任意のアドレス
   で前記マイクロプログラム制御装置を停止する機能と、
   前記記憶手段の任意のアドレスから指定した任意のデー
   タが読み出された場合に停止する機能と、前記記憶手段
   の任意のアドレスから指定した任意のマイクロプログラ
   ムが読み出された場合に停止する機能を選択することが
   可能であることを特徴とするマイクロプログラム制御装
   置。
4. 【請求項４】 請求項３記載のマイクロプログラム制御
   装置において、 前記第４停止指示手段により１ずつ減算される減算カウ
   ント手段と、 前記減算カウント手段に前記マイクロプログラムにより
   任意の値を設定する数値設定手段と、 前記数値設定手段により設定された値が、前記減算カウ
   ント手段により減算されて０になったことを検出した場
   合に、前記マイクロプログラム制御装置に対し停止指示
   を発行する第５停止指示手段と、 前記第１停止指示手段と、前記第２停止指示手段と、前
   記第３停止指示手段と、前記第４停止指示手段と、前記
   第５停止指示手段の何れかを選択する選択手段とを具備
   し、前記制御記憶手段の破壊による誤動作防止と、前記
   記憶手段の任意のアドレスで前記マイクロプログラム制
   御装置を停止する機能と、前記記憶手段の任意のアドレ
   スから指定した任意のデータが読み出された場合に停止
   する機能と、前記記憶手段の任意のアドレスから指定し
   た任意のマイクロプログラムが読み出された場合に停止
   する機能と、特定の命令を指定回数読み出した場合に停
   止する機能とを選択することが可能であることを特徴と
   するマイクロプログラム制御装置。