JPH05160148A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05160148A JPH05160148A JP3325485A JP32548591A JPH05160148A JP H05160148 A JPH05160148 A JP H05160148A JP 3325485 A JP3325485 A JP 3325485A JP 32548591 A JP32548591 A JP 32548591A JP H05160148 A JPH05160148 A JP H05160148A
- Authority
- JP
- Japan
- Prior art keywords
- atoms
- polycrystalline silicon
- silicon layer
- source
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 シリコンに対するｐ型不純物としての硼素の
イオン注入に関し，従来比較的高い加速電圧での注入を
可能とするためにBF2 をイオン注入した場合に残留F 原
子によってチャネル領域に対するB 原子の拡散が促進さ
れる現象を回避可能とすることを目的とする。 【構成】 BF2 の代わりに, ほぼ質量数の等しいBCl を
用いる。これにより安定かつ高能率のイオン注入を可能
とするとともに,F 原子によるB 原子の拡散促進効果を
回避できる。
イオン注入に関し，従来比較的高い加速電圧での注入を
可能とするためにBF2 をイオン注入した場合に残留F 原
子によってチャネル領域に対するB 原子の拡散が促進さ
れる現象を回避可能とすることを目的とする。 【構成】 BF2 の代わりに, ほぼ質量数の等しいBCl を
用いる。これにより安定かつ高能率のイオン注入を可能
とするとともに,F 原子によるB 原子の拡散促進効果を
回避できる。
Description
【０００１】
【産業上の利用分野】本発明はMOS トランジスタに係
り, とくに, 多結晶シリコンから成るゲート電極の低抵
抗化あるいはｐ型ソース・ドレイン領域の形成のための
硼素のイオン注入に関する。
り, とくに, 多結晶シリコンから成るゲート電極の低抵
抗化あるいはｐ型ソース・ドレイン領域の形成のための
硼素のイオン注入に関する。
【０００２】
【従来の技術】シリコン半導体装置の製造においては,
ｐ型不純物として硼素(B) が主に用いられている。とく
に, シリコン基板に形成されるMOS トランジスタのゲー
ト電極を構成する多結晶シリコンの導電性を高めたり,
ｐ型のソース・ドレイン領域の形成においては, 硼素ま
たはその揮発性の化合物をイオン注入する方法が採られ
ている。
ｐ型不純物として硼素(B) が主に用いられている。とく
に, シリコン基板に形成されるMOS トランジスタのゲー
ト電極を構成する多結晶シリコンの導電性を高めたり,
ｐ型のソース・ドレイン領域の形成においては, 硼素ま
たはその揮発性の化合物をイオン注入する方法が採られ
ている。
【０００３】ゲート電極として4000Å程度の比較的厚い
多結晶シリコン層が用いられている間は, 上記イオン注
入された不純物を活性化するための熱処理において, B
原子が多結晶シリコン層やその下のゲート酸化膜を拡散
してチャネル領域に達することが少なかった, 半導体集
積回路の高密度化にともなって多結晶シリコン層やゲー
ト酸化膜がそれぞれ2000Åおよび100 Å以下へと薄くさ
れるにしたがって, 上記熱処理中におけるB 原子の突き
抜けが問題となり始めた。
多結晶シリコン層が用いられている間は, 上記イオン注
入された不純物を活性化するための熱処理において, B
原子が多結晶シリコン層やその下のゲート酸化膜を拡散
してチャネル領域に達することが少なかった, 半導体集
積回路の高密度化にともなって多結晶シリコン層やゲー
ト酸化膜がそれぞれ2000Åおよび100 Å以下へと薄くさ
れるにしたがって, 上記熱処理中におけるB 原子の突き
抜けが問題となり始めた。
【０００４】
【発明が解決しようとする課題】上記のような突き抜け
を防止するためにイオン注入における加速電圧を低くす
ると, 硼素(B) イオンは質量が小さいので, 充分なイオ
ン電流密度を得ることが難しくなる。そこで, BF2(二弗
化硼素）イオンのような質量の大きな硼素化合物のイオ
ンを比較的高い加速電圧の下で注入する方法が用いられ
るようになった。しかしながら, BF2 をイオン注入した
場合には, ゲート酸化膜中あるいはシリコン基板中に残
留する弗素(F) 原子が，硼素(B) のチャネル領域への拡
散を促進するため, しきい値電圧(Vth) が不安定になる
問題があることが分かってきた。
を防止するためにイオン注入における加速電圧を低くす
ると, 硼素(B) イオンは質量が小さいので, 充分なイオ
ン電流密度を得ることが難しくなる。そこで, BF2(二弗
化硼素）イオンのような質量の大きな硼素化合物のイオ
ンを比較的高い加速電圧の下で注入する方法が用いられ
るようになった。しかしながら, BF2 をイオン注入した
場合には, ゲート酸化膜中あるいはシリコン基板中に残
留する弗素(F) 原子が，硼素(B) のチャネル領域への拡
散を促進するため, しきい値電圧(Vth) が不安定になる
問題があることが分かってきた。
【０００５】本発明は, 上記のような硼素化合物をｐ型
不純物原料として用いる場合の問題点を解決することを
目的とする。
不純物原料として用いる場合の問題点を解決することを
目的とする。
【０００６】
【課題を解決するための手段】上記問題点は, シリコン
基板の一表面にゲート酸化膜を介して多結晶シリコン層
を形成し, ｐ型不純物の原料として一塩化硼素を該多結
晶シリコン層にイオン注入し, 前記イオン注入により導
入されたｐ型不純物を活性化するために該多結晶シリコ
ン層を熱処理し, 前記熱処理された該多結晶シリコン層
をゲート電極にパターニングする諸工程を含むことを特
徴とする本発明に係る半導体装置の製造方法, または,
シリコン基板の一表面にゲート酸化膜を介して多結晶シ
リコンから成るゲート電極を形成し, 該ゲート電極をマ
スクとして該シリコン基板に一塩化硼素をｐ型不純物の
原料としてイオン注入してソース・ドレイン領域を形成
し, 該ソース・ドレイン領域に導入されたｐ型不純物を
活性化するために該半導体基板を熱処理する諸工程を含
むことを特徴とする本発明に係る半導体装置の製造方法
の何れかによって達成される。
基板の一表面にゲート酸化膜を介して多結晶シリコン層
を形成し, ｐ型不純物の原料として一塩化硼素を該多結
晶シリコン層にイオン注入し, 前記イオン注入により導
入されたｐ型不純物を活性化するために該多結晶シリコ
ン層を熱処理し, 前記熱処理された該多結晶シリコン層
をゲート電極にパターニングする諸工程を含むことを特
徴とする本発明に係る半導体装置の製造方法, または,
シリコン基板の一表面にゲート酸化膜を介して多結晶シ
リコンから成るゲート電極を形成し, 該ゲート電極をマ
スクとして該シリコン基板に一塩化硼素をｐ型不純物の
原料としてイオン注入してソース・ドレイン領域を形成
し, 該ソース・ドレイン領域に導入されたｐ型不純物を
活性化するために該半導体基板を熱処理する諸工程を含
むことを特徴とする本発明に係る半導体装置の製造方法
の何れかによって達成される。
【０００７】
【作用】イオンの質量が等しければ, 物質中におけるそ
の到達距離はほぼ等しい。BF2 および一塩化硼素(BCl)
の質量数はそれぞれ48.8および46.3で, ほぼ等しい。し
たがって, BCl のイオン注入には, BF2 と同じ条件を適
用できる。BCl のイオン注入によってゲート酸化膜ある
いはシリコン基板中に残留するCl原子は, F 原子のよう
なB 原子に対する拡散促進効果を示さない。
の到達距離はほぼ等しい。BF2 および一塩化硼素(BCl)
の質量数はそれぞれ48.8および46.3で, ほぼ等しい。し
たがって, BCl のイオン注入には, BF2 と同じ条件を適
用できる。BCl のイオン注入によってゲート酸化膜ある
いはシリコン基板中に残留するCl原子は, F 原子のよう
なB 原子に対する拡散促進効果を示さない。
【０００８】
【実施例】図１は本発明の実施例の工程説明図であっ
て, 同図(a) に示すように, LOCOSと呼ばれる周知の選
択的酸化法によって形成された分離絶縁層２を有するシ
リコン基板１の表面を熱酸化して, 厚さ約100 Åのゲー
ト酸化膜３を形成したのち,厚さ約2000Åの多結晶シリ
コン層４を堆積する。なお, 分離絶縁層２の代わりに,
トレンチ（溝）構造の分離領域が形成されていてもよ
い。
て, 同図(a) に示すように, LOCOSと呼ばれる周知の選
択的酸化法によって形成された分離絶縁層２を有するシ
リコン基板１の表面を熱酸化して, 厚さ約100 Åのゲー
ト酸化膜３を形成したのち,厚さ約2000Åの多結晶シリ
コン層４を堆積する。なお, 分離絶縁層２の代わりに,
トレンチ（溝）構造の分離領域が形成されていてもよ
い。
【０００９】次いで, 多結晶シリコン層４に対して, BC
l イオンを注入する。BCl イオンの発生は, 三塩化硼素
(BCl3)を原料ガスとしてイオン化し, 発生したイオン中
から, 質量分析法によってBCl イオンを抽出する。この
イオン注入条件の例は, 加速電圧15KeV,ドーズ量２×10
15cm-2である。この条件では BClの到達深さは約800Å
であり, 多結晶シリコン層４を貫通しない。そののち,
シリコン基板１を, 例えば窒素雰囲気中, 900 ℃で15分
間熱処理して多結晶シリコン層４中のB 原子を活性化す
る。この熱処理においては, ゲート酸化膜３中に残留F
原子が存在しないため, ゲート酸化膜３中におけるB 原
子の拡散がない。
l イオンを注入する。BCl イオンの発生は, 三塩化硼素
(BCl3)を原料ガスとしてイオン化し, 発生したイオン中
から, 質量分析法によってBCl イオンを抽出する。この
イオン注入条件の例は, 加速電圧15KeV,ドーズ量２×10
15cm-2である。この条件では BClの到達深さは約800Å
であり, 多結晶シリコン層４を貫通しない。そののち,
シリコン基板１を, 例えば窒素雰囲気中, 900 ℃で15分
間熱処理して多結晶シリコン層４中のB 原子を活性化す
る。この熱処理においては, ゲート酸化膜３中に残留F
原子が存在しないため, ゲート酸化膜３中におけるB 原
子の拡散がない。
【００１０】次いで, 同図(b) に示すように, レジスト
マスク６を用いる周知のリソグラフ技術を用いて多結晶
シリコン層４をエッチングしてゲート電極4Aを形成す
る。そして, 同図(c) に示すように, レジストマスク６
およびゲート電極4Aをマスクとしてシリコン基板１に B
Clをイオン注入して, ソース・ドレイン領域７を形成す
る。このイオン注入条件の例は, 加速電圧20KeV,ドーズ
量１×1015cm-2である。
マスク６を用いる周知のリソグラフ技術を用いて多結晶
シリコン層４をエッチングしてゲート電極4Aを形成す
る。そして, 同図(c) に示すように, レジストマスク６
およびゲート電極4Aをマスクとしてシリコン基板１に B
Clをイオン注入して, ソース・ドレイン領域７を形成す
る。このイオン注入条件の例は, 加速電圧20KeV,ドーズ
量１×1015cm-2である。
【００１１】そののち, シリコン基板１を, 例えば酸素
雰囲気中, 900 ℃で15分間熱処理してソース・ドレイン
領域７中のB 原子を活性化する。上記イオン注入条件お
よび熱処理条件により,ソース・ドレイン領域７の深さ
は1500Å程度となる。この熱処理において, シリコン基
板１中にF 原子が残留しないため, ゲート酸化膜３中に
F 原子が拡散することがなく, したがって, ゲート電極
4A直下のチャネル領域にB 原子が拡散し難くなる。
雰囲気中, 900 ℃で15分間熱処理してソース・ドレイン
領域７中のB 原子を活性化する。上記イオン注入条件お
よび熱処理条件により,ソース・ドレイン領域７の深さ
は1500Å程度となる。この熱処理において, シリコン基
板１中にF 原子が残留しないため, ゲート酸化膜３中に
F 原子が拡散することがなく, したがって, ゲート電極
4A直下のチャネル領域にB 原子が拡散し難くなる。
【００１２】
【発明の効果】BCl はBF2 とほぼ質量数が等しいので,
従来と同一の条件で, 充分なイオン電流を以て安定なイ
オン注入を実施できる。Cl原子はF 原子のようなB 原子
の拡散を促進しない。したがって, 本発明によれば, ｐ
型不純物であるB 原子がゲート電極やゲート酸化膜を突
き抜けてチャネル領域に拡散する可能性が低減され, ゲ
ート電極やゲート酸化膜の薄膜化を必要とする高密度の
半導体集積回路の特性および製造歩留まりが向上される
効果がある。
従来と同一の条件で, 充分なイオン電流を以て安定なイ
オン注入を実施できる。Cl原子はF 原子のようなB 原子
の拡散を促進しない。したがって, 本発明によれば, ｐ
型不純物であるB 原子がゲート電極やゲート酸化膜を突
き抜けてチャネル領域に拡散する可能性が低減され, ゲ
ート電極やゲート酸化膜の薄膜化を必要とする高密度の
半導体集積回路の特性および製造歩留まりが向上される
効果がある。
【図１】 本発明の実施例の工程説明図
１ シリコン基板 ２ 分離絶縁層 ３ ゲート酸化膜 ４ 多結晶シリコン層 4A ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｚ 8225−4Ｍ 29/78 ３０１ Ｓ
Claims (2)
- 【請求項１】 シリコン基板の一表面にゲート酸化膜を
介して多結晶シリコン層を形成する工程と， ｐ型不純物の原料として一塩化硼素を該多結晶シリコン
層にイオン注入する工程と， 前記イオン注入により導入されたｐ型不純物を活性化す
るために該多結晶シリコン層を熱処理する工程と， 前記熱処理された該多結晶シリコン層をゲート電極にパ
ターニングする工程とを含むことを特徴とする半導体装
置の製造方法 - 【請求項２】 シリコン基板の一表面にゲート酸化膜を
介して多結晶シリコンから成るゲート電極を形成する工
程と， 該ゲート電極をマスクとして該シリコン基板に一塩化硼
素をｐ型不純物の原料としてイオン注入してソース・ド
レイン領域を形成する工程と該ソース・ドレイン領域に
導入されたｐ型不純物を活性化するために該半導体基板
を熱処理する工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3325485A JPH05160148A (ja) | 1991-12-10 | 1991-12-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3325485A JPH05160148A (ja) | 1991-12-10 | 1991-12-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160148A true JPH05160148A (ja) | 1993-06-25 |
Family
ID=18177405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3325485A Withdrawn JPH05160148A (ja) | 1991-12-10 | 1991-12-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160148A (ja) |
-
1991
- 1991-12-10 JP JP3325485A patent/JPH05160148A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07226510A (ja) | 半導体ポリシリコン層のドーピング方法とこれを用いたｐｍｏｓｆｅｔ製造方法 | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| JP2003142420A (ja) | 集積回路の製造方法 | |
| JPH06342914A (ja) | 半導体装置の製造方法 | |
| KR100350748B1 (ko) | 반도체장치의제조방법 | |
| US6410409B1 (en) | Implanted barrier layer for retarding upward diffusion of substrate dopant | |
| JPH09223797A (ja) | 半導体装置の製造方法 | |
| JPH05206454A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH05160148A (ja) | 半導体装置の製造方法 | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JPH05226593A (ja) | 半導体装置の製造方法 | |
| JPH05102067A (ja) | 半導体装置の製造方法 | |
| JPH0548110A (ja) | 半導体素子の製造方法 | |
| JP3254868B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0567579A (ja) | 半導体装置の製造方法 | |
| JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| JPH07122746A (ja) | 半導体装置とその製造方法 | |
| JPS6159669B2 (ja) | ||
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JP3253712B2 (ja) | 半導体装置の製造方法 | |
| JPH0697424A (ja) | 半導体素子の製造方法 | |
| JPH0774355A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |