JPH0516178B2 - - Google Patents
Info
- Publication number
- JPH0516178B2 JPH0516178B2 JP57133882A JP13388282A JPH0516178B2 JP H0516178 B2 JPH0516178 B2 JP H0516178B2 JP 57133882 A JP57133882 A JP 57133882A JP 13388282 A JP13388282 A JP 13388282A JP H0516178 B2 JPH0516178 B2 JP H0516178B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- annealing
- charge transfer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0198—Integrating together multiple components covered by H10D44/00, e.g. integrating charge coupled devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、固体撮像素子などに用いられる
CCD（チヤージ・カツプルド・デバイス）及び
BBD（バケツト・ブリゲード・デバイス）等の電
荷転送素子の製造方法に関する。
CCD（チヤージ・カツプルド・デバイス）及び
BBD（バケツト・ブリゲード・デバイス）等の電
荷転送素子の製造方法に関する。
背景技術とその問題点
一般に、MIS（メタル・インシユレータ・セミ
コンダクタ）素子では、以下に述べる利点から
MNOS（メタル・ナイトライド・オキサイド・セ
ミコンダクタ）やMONOS（メタル・オキサイ
ド・ナイトライド・オキサイド・セミコンダク
タ）構造をとることがある。
コンダクタ）素子では、以下に述べる利点から
MNOS（メタル・ナイトライド・オキサイド・セ
ミコンダクタ）やMONOS（メタル・オキサイ
ド・ナイトライド・オキサイド・セミコンダク
タ）構造をとることがある。
そして、電荷転送素子としても、そをようにす
ることが好ましい。MNOSやMONOS構造の利
点は次の通りである。
ることが好ましい。MNOSやMONOS構造の利
点は次の通りである。
ゲート絶縁膜が２層（MONOS構造では３
層）であることにより、ゲート電極・シリコン
基体間のシヨートが減少する。特に、電極面積
の比較的大きい電荷転送素子では有効である。
層）であることにより、ゲート電極・シリコン
基体間のシヨートが減少する。特に、電極面積
の比較的大きい電荷転送素子では有効である。
ナイトライドの比誘導率がSiO2の約２倍で
あり、大きな蓄積容量を得ることができる。
あり、大きな蓄積容量を得ることができる。
ナイトライドが被着されている領域では、ナ
イトライド中のO2、H2Oの拡散係数が極めて
小さいため、一般に高温酸化雰囲気中で下地の
シリコンを酸化しない。従つて、不純物と再分
布が極力抑えられ、またポテンシヤルに影響す
る膜厚差に関しても好ましい結果を得ることが
できる。例えばSiO2のゲート絶縁膜上に電極
を形成し、これを高温酸化する場合には、電極
のエツヂ部分から酸化膜が浸入形成され、その
エツヂ部分で酸化膜の厚さが厚くなつてしま
う。このため、電極のエツヂに対応するポテン
シヤルの段差位置で小さなバリヤが形成され、
これによつて信号電荷の転送ロスが発生するこ
とがある。MNOSやMONOSでは、このよう
なことを防止できる。
イトライド中のO2、H2Oの拡散係数が極めて
小さいため、一般に高温酸化雰囲気中で下地の
シリコンを酸化しない。従つて、不純物と再分
布が極力抑えられ、またポテンシヤルに影響す
る膜厚差に関しても好ましい結果を得ることが
できる。例えばSiO2のゲート絶縁膜上に電極
を形成し、これを高温酸化する場合には、電極
のエツヂ部分から酸化膜が浸入形成され、その
エツヂ部分で酸化膜の厚さが厚くなつてしま
う。このため、電極のエツヂに対応するポテン
シヤルの段差位置で小さなバリヤが形成され、
これによつて信号電荷の転送ロスが発生するこ
とがある。MNOSやMONOSでは、このよう
なことを防止できる。
ナイトライド層は、酸化形成されたSiO2膜
と異なり緻密であるので、MIS素子の不安定性
の一原因であるNaイオン等の不純物の浸入を
阻止することができる。
と異なり緻密であるので、MIS素子の不安定性
の一原因であるNaイオン等の不純物の浸入を
阻止することができる。
ところで、電荷転送素子では、界面準位を減少
させる目的で、H2ガスやH2のフオーミングガス
（H2＋N2）でアニーリングを行うことが望まれ
る。
させる目的で、H2ガスやH2のフオーミングガス
（H2＋N2）でアニーリングを行うことが望まれ
る。
しかしながら、このようなアニーリングは、上
述のMNOSやMONOS構造に適用することが困
難であつた。上述したように、ナイトライド層は
緻密であるため、H2の透過を阻止し、上述の界
面にH2が至るのを防止するからである。尚、メ
タルには、ポリシリコン及びAlやMoやＷ等及び
そのシリサイドを含むことは勿論である。
述のMNOSやMONOS構造に適用することが困
難であつた。上述したように、ナイトライド層は
緻密であるため、H2の透過を阻止し、上述の界
面にH2が至るのを防止するからである。尚、メ
タルには、ポリシリコン及びAlやMoやＷ等及び
そのシリサイドを含むことは勿論である。
発明の目的
この発明は、MNOSやMONOS構造であつて
も、H2のアニーリングを行うことができる電荷
転送素子の製造方法を提供することを目的として
いる。
も、H2のアニーリングを行うことができる電荷
転送素子の製造方法を提供することを目的として
いる。
発明の概要
この発明では、上述の目的を達成するために、
チヤンネルストツパ領域の位置に所定のピツチで
電極及びナイトライド膜に窓開けを行い、この窓
を介してH2のアニーリングを行う。これにより、
H2の横方向拡散が行われ、所望の領域の界面準
位のアニールアウトを行うことができる。
チヤンネルストツパ領域の位置に所定のピツチで
電極及びナイトライド膜に窓開けを行い、この窓
を介してH2のアニーリングを行う。これにより、
H2の横方向拡散が行われ、所望の領域の界面準
位のアニールアウトを行うことができる。
実施例
以下、この発明をバルクチヤンネル形のCCD
の製造方法に適用した一実施例について第１図〜
第３図を参照しながら説明しよう。
の製造方法に適用した一実施例について第１図〜
第３図を参照しながら説明しよう。
第１図〜第３図において、第１導電型の半導体
基体、例えばＰ形シリコン基体１の一主面に、第
２導電形、例えばＮ形不純物領域２を形成し、こ
れによつてバルクチヤンネルを形成する。このＮ
形不純物領域２は、第１図の上下方向に並行して
設けられている。これらＮ形不純物領域２間には
Ｐ形不純物を注入したチヤネルストツパ領域３が
形成されている。Ｐ形シリコン基体１の一主面の
表面にはSiO2膜４が全面に形成され、このSiO2
膜４の上にシリコンナイトライド膜５が被着され
ている。ただし、チヤンネルストツパ領域３上の
ある部分にはシリコンナイトライド膜５のない領
域を形成する。具体的には、矩形の窓部６（第２
図参照）に対応した領域にシリコンナイトライド
膜５がない領域を形成する。この形成しない領域
は、第１図に斜線で示す領域と同じである。
基体、例えばＰ形シリコン基体１の一主面に、第
２導電形、例えばＮ形不純物領域２を形成し、こ
れによつてバルクチヤンネルを形成する。このＮ
形不純物領域２は、第１図の上下方向に並行して
設けられている。これらＮ形不純物領域２間には
Ｐ形不純物を注入したチヤネルストツパ領域３が
形成されている。Ｐ形シリコン基体１の一主面の
表面にはSiO2膜４が全面に形成され、このSiO2
膜４の上にシリコンナイトライド膜５が被着され
ている。ただし、チヤンネルストツパ領域３上の
ある部分にはシリコンナイトライド膜５のない領
域を形成する。具体的には、矩形の窓部６（第２
図参照）に対応した領域にシリコンナイトライド
膜５がない領域を形成する。この形成しない領域
は、第１図に斜線で示す領域と同じである。
このシリコンナイトライド膜５の上には、例え
ばポリシリコンからなる第１電極７が形成されて
いる。これら第１電極７はバルクチヤンネル、即
ちＮ形不純物領域２の延在方向と直交するように
伸るものである。これら第１電極７上にSiO2膜
８を形成し、更にポリシリコンからなる第２電極
９を被着形成する。これら第２電極９には矩形の
切込み９ａが形成されている。これら切込み９ａ
を設けることにより、上述窓部６が第２電極９に
よつて塞がれないようになつている。第２電極９
の上にも絶縁膜を形成する。尚、第１図及び第２
図では、SiO2膜８、絶縁膜１０を省略している。
ばポリシリコンからなる第１電極７が形成されて
いる。これら第１電極７はバルクチヤンネル、即
ちＮ形不純物領域２の延在方向と直交するように
伸るものである。これら第１電極７上にSiO2膜
８を形成し、更にポリシリコンからなる第２電極
９を被着形成する。これら第２電極９には矩形の
切込み９ａが形成されている。これら切込み９ａ
を設けることにより、上述窓部６が第２電極９に
よつて塞がれないようになつている。第２電極９
の上にも絶縁膜を形成する。尚、第１図及び第２
図では、SiO2膜８、絶縁膜１０を省略している。
第１電極７及び第２電極９にクロツクパルスを
供給することにより、CCD動作が行なわれるこ
とについては説明を要しないであろう。
供給することにより、CCD動作が行なわれるこ
とについては説明を要しないであろう。
このような構成において、H2のアニール又は
H2のフオーミングガスのアニールを行うと、所
望の界面全体にわたつて界面準位を減少させるこ
とができる。即ちH2は窓部６を介してSiO2膜４
を拡散して行く。この場合、縦方向即ち第２図の
上下方向のみでなく、第１図の紙面方向、即ち第
１図上下左右方向にもH2の拡散が行われる。こ
のような横方向拡散は、アニール温度、時間で決
まり、通常100〜200μの範囲で行われる。本例で
は、チヤンネルストツパ領域３ごとに窓部６を形
成しているので、その間隔は、100〜200μよりも
かなり小さい。このため、界面の全域にわたつて
のアニーリングを行うことができる。
H2のフオーミングガスのアニールを行うと、所
望の界面全体にわたつて界面準位を減少させるこ
とができる。即ちH2は窓部６を介してSiO2膜４
を拡散して行く。この場合、縦方向即ち第２図の
上下方向のみでなく、第１図の紙面方向、即ち第
１図上下左右方向にもH2の拡散が行われる。こ
のような横方向拡散は、アニール温度、時間で決
まり、通常100〜200μの範囲で行われる。本例で
は、チヤンネルストツパ領域３ごとに窓部６を形
成しているので、その間隔は、100〜200μよりも
かなり小さい。このため、界面の全域にわたつて
のアニーリングを行うことができる。
尚、本例では、第２電極９に切欠き９ａを形成
している。しかし、この切欠き部９ａは、チヤン
ネルストツパ領域３に形成されているので、
CCD動作を行わせる際に不都合となることがな
い。
している。しかし、この切欠き部９ａは、チヤン
ネルストツパ領域３に形成されているので、
CCD動作を行わせる際に不都合となることがな
い。
勿論、本例においては、MNOS構造の利点を
合わせ持つことは勿論である。
合わせ持つことは勿論である。
尚、上述の実施例においては、CCDについて
のみ言及したが、BBDにもこの発明を適用でき
ることは勿論である。またMNOS構造でなく、
MONOS構造を採用するようにしても良いこと
は勿論である。
のみ言及したが、BBDにもこの発明を適用でき
ることは勿論である。またMNOS構造でなく、
MONOS構造を採用するようにしても良いこと
は勿論である。
発明の効果
以上述べたように、この発明によれば、チヤン
ネルストツパ領域に対応する位置にシリコンナイ
トライド膜や電極を形成しないようにし、H2の
横方向拡散を利用して、所望の界面全体にわたつ
てアニーリングを行えるようにしている。このた
め、MNOSやMONOS構造の利点を持ちながら
電気的特性の安定した電荷転送素子を提供するこ
とができる。
ネルストツパ領域に対応する位置にシリコンナイ
トライド膜や電極を形成しないようにし、H2の
横方向拡散を利用して、所望の界面全体にわたつ
てアニーリングを行えるようにしている。このた
め、MNOSやMONOS構造の利点を持ちながら
電気的特性の安定した電荷転送素子を提供するこ
とができる。
第１図はこの発明の一実施例の一部を示す平面
図、第２図は第１図−線に沿う断面図、第３
図は第１図の−線に沿う断面図である。 １はシリコン基体、３はチヤンネルストツパ領
域、５はシリコンナイトライド膜、６は窓部であ
る。
図、第２図は第１図−線に沿う断面図、第３
図は第１図の−線に沿う断面図である。 １はシリコン基体、３はチヤンネルストツパ領
域、５はシリコンナイトライド膜、６は窓部であ
る。
Claims (1)
- 【特許請求の範囲】 １ 基体内に形成されるチヤンネルストツパ領域
と、上記基体の表面上の絶縁膜としてのシリコン
ナイトライド膜とを有する電荷転送素子の製造方
法において、 上記チヤンネルストツパ領域に対応する位置
に、上記シリコンナイトライド膜及び電極を設け
ない窓部を形成し、該窓部よりH2又はH2のフオ
ーミングガスのアニールを行うことを特徴とする
電荷転送素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133882A JPS5925272A (ja) | 1982-07-31 | 1982-07-31 | 電荷転送素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133882A JPS5925272A (ja) | 1982-07-31 | 1982-07-31 | 電荷転送素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5925272A JPS5925272A (ja) | 1984-02-09 |
| JPH0516178B2 true JPH0516178B2 (ja) | 1993-03-03 |
Family
ID=15115289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57133882A Granted JPS5925272A (ja) | 1982-07-31 | 1982-07-31 | 電荷転送素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925272A (ja) |
-
1982
- 1982-07-31 JP JP57133882A patent/JPS5925272A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5925272A (ja) | 1984-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5221852A (en) | Charge coupled device and method of producing the same | |
| KR930009482B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS63184360A (ja) | 半導体記憶装置とその製造方法 | |
| JPS6156444A (ja) | 半導体装置 | |
| JP2755578B2 (ja) | 書換え可能形読出し専用メモリ | |
| JPS5925272A (ja) | 電荷転送素子 | |
| JPS639965A (ja) | 半導体記憶装置の製造方法 | |
| JP2846306B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2961388B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH04155842A (ja) | 電荷転送装置の製造方法 | |
| JPH04206777A (ja) | 半導体記憶装置 | |
| JPS648471B2 (ja) | ||
| JPH0793367B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6025272A (ja) | 絶縁ゲ−ト電界効果型トランジスタ | |
| JPH01194335A (ja) | 半導体装置 | |
| JPH03188677A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0642546B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS59124156A (ja) | 半導体装置 | |
| JPH118322A (ja) | 半導体装置とその製造方法 | |
| JPH05343698A (ja) | 半導体装置の製造方法 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPS63177546A (ja) | 半導体装置 | |
| JPH04352356A (ja) | 半導体集積回路装置およびその製造方法 |