JPS6184070A - 半導体装置作製方法 - Google Patents
半導体装置作製方法Info
- Publication number
- JPS6184070A JPS6184070A JP59206081A JP20608184A JPS6184070A JP S6184070 A JPS6184070 A JP S6184070A JP 59206081 A JP59206081 A JP 59206081A JP 20608184 A JP20608184 A JP 20608184A JP S6184070 A JPS6184070 A JP S6184070A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- methylsilane
- interface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/50—PIN diodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の利用分野」
この発明は、表示素子好ましくは液晶表示パネルを設け
ることにより、マイクロコンビニーり、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置の作製方法に関するものである
。
ることにより、マイクロコンビニーり、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置の作製方法に関するものである
。
「従来の技術」
固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。このようなアクティブ素子を用い
たパネルとして、すべての画素と１＝１に連結して用い
るアモルファスシリコンのみよりなるＮｒＮ接合構造の
非線型素子が知られている。しかし、この旧Ｎ接合を用
いんとしても、そのＮＩまたはＩＮ接合界面がどのよう
になっているか不明であり、十分な非線型特性を得るに
至っていない。
用として有効である。このようなアクティブ素子を用い
たパネルとして、すべての画素と１＝１に連結して用い
るアモルファスシリコンのみよりなるＮｒＮ接合構造の
非線型素子が知られている。しかし、この旧Ｎ接合を用
いんとしても、そのＮＩまたはＩＮ接合界面がどのよう
になっているか不明であり、十分な非線型特性を得るに
至っていない。
「発明が解決しようとする問題点」
しかし非線型素子を用いんとして、基板上にＮ層Ｉ層Ｎ
層をプラズマＣＶＤ法により漸次積層していっても、こ
のＮＴ界面ではＮ型不純物であるリンがＩ型半導体層内
に混入する。またＩＮ界面ではＩ型半導体とＮ型層との
混合Ｎ一層が界面領域にできてしまう。このような界面
での不純物および構成成分のおたがいの混合が存在する
ならば、そのＶ−■特性において対称性を有せしめるこ
とはまったく不可能であった。
層をプラズマＣＶＤ法により漸次積層していっても、こ
のＮＴ界面ではＮ型不純物であるリンがＩ型半導体層内
に混入する。またＩＮ界面ではＩ型半導体とＮ型層との
混合Ｎ一層が界面領域にできてしまう。このような界面
での不純物および構成成分のおたがいの混合が存在する
ならば、そのＶ−■特性において対称性を有せしめるこ
とはまったく不可能であった。
「問題を解決するための手段」
本発明はかかる問題を解決するため、水素またはハロゲ
ン元素が添加された非単結晶半導体よりなる非線形素子
を用い、かつそのＩ型半導体中には炭素を添加したＳｉ
−３ｉｘＣ＋−ｘ（０＜Ｘ４） −’Ｓｉ構造を有せ
しめたことを主としている。
ン元素が添加された非単結晶半導体よりなる非線形素子
を用い、かつそのＩ型半導体中には炭素を添加したＳｉ
−３ｉｘＣ＋−ｘ（０＜Ｘ４） −’Ｓｉ構造を有せ
しめたことを主としている。
かかる本発明に用いる非線形素子は、１つのＰＩＮ接合
とその上下にコンタクトををする電極より構成されるダ
イオードを用いるのではなく、一対の電極とはそれぞれ
オーム接触性を有するが、逆向整流特性を構成する複合
ダイオードを有する素子よりなるもので、その代表例は
Ｎ型半導体−■型（以下真性または実質的に真性という
）半導体−Ｎ型半導体を積層して設けたＮＩＮ構造、即
ちＮｌ接合とＩＮ接合とが電気的に逆向きに連結され、
かつ半導体として一体化したＮＩＮ接合を有する半導体
をはじめ、その変形であるＮＮ−Ｎ、ＮＰ−Ｎ、ＰＩＰ
、ＰＰ哩またはＰＮ−Ｐ構造を有せしめた複合ダイオー
ドである。
とその上下にコンタクトををする電極より構成されるダ
イオードを用いるのではなく、一対の電極とはそれぞれ
オーム接触性を有するが、逆向整流特性を構成する複合
ダイオードを有する素子よりなるもので、その代表例は
Ｎ型半導体−■型（以下真性または実質的に真性という
）半導体−Ｎ型半導体を積層して設けたＮＩＮ構造、即
ちＮｌ接合とＩＮ接合とが電気的に逆向きに連結され、
かつ半導体として一体化したＮＩＮ接合を有する半導体
をはじめ、その変形であるＮＮ−Ｎ、ＮＰ−Ｎ、ＰＩＰ
、ＰＰ哩またはＰＮ−Ｐ構造を有せしめた複合ダイオー
ドである。
かかる複合ダイオードのスレッシュホールド電圧は、ダ
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン（立ち上がり）電圧（しきい値）はＮｌ接合のＮ型
半導体とＩ型半導体またはＮｒ界面近傍での導電型を決
める微量のリン等の不純物と、エネルギバンド巾を決め
る炭素等の添加物の濃度で決めることができる。このた
め、製造プロセスを制御することにより、所望の素子の
しきい値電圧の値およびしきい値以下での電流の流れに
くさおよびしきい値以上での電流の流やすさを制御し得
る。さらに絶縁膜−半導体の界面物性を用いず、半導体
−半導体接合方式であるため、温度処理、Ｂ−Ｔ処理（
バイアス一温度）処理に対し不安定性がないという特長
を有する。
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン（立ち上がり）電圧（しきい値）はＮｌ接合のＮ型
半導体とＩ型半導体またはＮｒ界面近傍での導電型を決
める微量のリン等の不純物と、エネルギバンド巾を決め
る炭素等の添加物の濃度で決めることができる。このた
め、製造プロセスを制御することにより、所望の素子の
しきい値電圧の値およびしきい値以下での電流の流れに
くさおよびしきい値以上での電流の流やすさを制御し得
る。さらに絶縁膜−半導体の界面物性を用いず、半導体
−半導体接合方式であるため、温度処理、Ｂ−Ｔ処理（
バイアス一温度）処理に対し不安定性がないという特長
を有する。
このため、固体表示素子である例えば液晶に対し、交流
バイアスを液晶の他方の電極リードのレベルを制御する
ことにより制御し得、階調制御も可能であるという特徴
を有する。
バイアスを液晶の他方の電極リードのレベルを制御する
ことにより制御し得、階調制御も可能であるという特徴
を有する。
「作用」
かかる■型半導体を５ｉｘＣ＋−ｘ（０＜Ｘ＜１）とす
るとともに、この炭素をメタン等の炭化水素とシラン等
の珪素化合物を用いるのではなく、メチルシラン（Ｓｉ
（ＣＨ：＋）ｎｌｉａ−ｎ ｎ ＝ １〜３等で示され
るＣ−Ｓｉ結合を分子内部に有するアルキル分子）とす
ることにより、プラズマ放電の出力を低出力化し得る。
るとともに、この炭素をメタン等の炭化水素とシラン等
の珪素化合物を用いるのではなく、メチルシラン（Ｓｉ
（ＣＨ：＋）ｎｌｉａ−ｎ ｎ ＝ １〜３等で示され
るＣ−Ｓｉ結合を分子内部に有するアルキル分子）とす
ることにより、プラズマ放電の出力を低出力化し得る。
かくすると、被膜形成時に被膜形成をプラズマでスパッ
タすることを極力少なくし得、［またはＩＮ界面での混
合層を実質的に除去し得る。
タすることを極力少なくし得、［またはＩＮ界面での混
合層を実質的に除去し得る。
さらにメチルシランに対し、紫外光を照射した光ＣＶＤ
法を用いることにより、この界面でのスパッタを完全に
除去できるため混合層を完全に除去し得る。その結果、
スレッシュホールド電圧のロット間の再現性を向上させ
得る。
法を用いることにより、この界面でのスパッタを完全に
除去できるため混合層を完全に除去し得る。その結果、
スレッシュホールド電圧のロット間の再現性を向上させ
得る。
以下に実施例に従って本発明を説明する。
「実施例１」
この第１図を以下に略記する。
第１図（Ａ）は実際の素子構造の縦断面図を示している
。
。
第１図（Ａ）において、透光性絶縁基板として無アルカ
リガラス（２０）を用いた。この上面にスバ。
リガラス（２０）を用いた。この上面にスバ。
り法または電子ビーム蒸着法により導電膜であるＩＴＯ
または酸化スズ膜を０．１〜０．５ μの厚さに、さら
にこの上面に遮光用クロム（１１）を３００〜２５００
人の厚さに同様に積層形成した。この後、透光性導電膜
（１７）および遮光電極（１１）よりなる第１の電極（
２１）を第１のマスク■により行い、不要部を除去して
電極を形成した。
または酸化スズ膜を０．１〜０．５ μの厚さに、さら
にこの上面に遮光用クロム（１１）を３００〜２５００
人の厚さに同様に積層形成した。この後、透光性導電膜
（１７）および遮光電極（１１）よりなる第１の電極（
２１）を第１のマスク■により行い、不要部を除去して
電極を形成した。
この後、これらの全面に第２図に示す如きプラズマ気相
反応装置を用いてプラズマ気相法を行い、ＮＩＮ構造を
有する水素またはハロゲン元素が添加された非単結晶半
導体よりなる複合ダイオードを形成した。即ち、図面に
おいて、ロード、アンロード（４） 、 Ｎ型半導体形
成用第１の反応系（５）、Ｉ型半導体形成用第２の反応
系（６）を有している。それぞれはドーピング系（５０
）、反応炉（３０）、排気系（４０）を有する。
反応装置を用いてプラズマ気相法を行い、ＮＩＮ構造を
有する水素またはハロゲン元素が添加された非単結晶半
導体よりなる複合ダイオードを形成した。即ち、図面に
おいて、ロード、アンロード（４） 、 Ｎ型半導体形
成用第１の反応系（５）、Ｉ型半導体形成用第２の反応
系（６）を有している。それぞれはドーピング系（５０
）、反応炉（３０）、排気系（４０）を有する。
基板（２０）はホルダ（ＩＳ）により予備室より第１の
反応室（１）にゲート弁（１７）を開き双方を１Ｏ−ｂ
ｔｏｒｒ以下に十分真空引きをして移設する。ここでフ
ォスヒンが添加（０，５χ）されたシランを（５６）よ
り導入し、１３．５６ＭＨｚの高周波グロー放電を行う
ことにより、２００〜３５０°Ｃに保持された基板上の
被形成面上にアモルファス構造を有する非単結晶半導体
を作る。その電気伝導度は１０−５〜１０− ’ （０
ｃｍ） −”ｃ有し、５０〜５００ 人の厚さとした。
反応室（１）にゲート弁（１７）を開き双方を１Ｏ−ｂ
ｔｏｒｒ以下に十分真空引きをして移設する。ここでフ
ォスヒンが添加（０，５χ）されたシランを（５６）よ
り導入し、１３．５６ＭＨｚの高周波グロー放電を行う
ことにより、２００〜３５０°Ｃに保持された基板上の
被形成面上にアモルファス構造を有する非単結晶半導体
を作る。その電気伝導度は１０−５〜１０− ’ （０
ｃｍ） −”ｃ有し、５０〜５００ 人の厚さとした。
さらに第１、第２の反応炉（１） 、 （３）を１０−
６〜１０−’ｔｏｒｒまで、十分真空引きをした後、ゲ
ート弁（１８）を開とし、基板（２０）、ホルダを第２
の反応室に移設した。次に、シラン（Ｓ＋ｍＨｚｍ＋ｚ
例えばｍ＝Ｉの５ｉＨ４）を（５８）より、またメチル
シラン（Ｓｉｌｌｎ（ＣＨｚ）ａ−ｎ ｎ 〜１〜３）
を（５９）より導入し、混入させた。即ちｎ 〜２では
ＨｚＳｉ （ＣＨ３） ｚ／５ｉｌ１４＝ １７５〜１
／２００例えば１１５０（流量ｃｃ）とした。この混合
反応性気体をプラズマ反応炉（３）内に導入し、基板を
ハロゲンヒータ（６３Ｌ（６４）により加熱し、一対の
電極（６８） 、 （６８’ ）に高周波電気エネルギ
を加えてプラズマ反応をさせ、■型の水素またはハロゲ
ン元素が添加された５ｉｘＣ，−ｘ（０＜に＜１）で示
される非単結晶半導体（第１図（Ａ）の（１３））
を０．１〜１μの厚さに、例えば０．４ μの厚さにＮ
型半導体上に積層して形成した。さらにこの後、第２、
第１の反応炉（３） 、 （１）を排気系（４０）のタ
ーボポンプにて１０−６〜１０−’ｔｏｒｒまで十分真
空引きをした。再び、基板（２０）およびホルダ（ＩＳ
）を第１の反応室にゲート弁（１８）を開き移設し、こ
の後再びこのゲート弁を閉じて、同様のＮ型半導体（１
４）をＩ型半導体上にアモルファス構造として５０〜５
００ 人の厚さに積層してＮＩＮ接合とした。
６〜１０−’ｔｏｒｒまで、十分真空引きをした後、ゲ
ート弁（１８）を開とし、基板（２０）、ホルダを第２
の反応室に移設した。次に、シラン（Ｓ＋ｍＨｚｍ＋ｚ
例えばｍ＝Ｉの５ｉＨ４）を（５８）より、またメチル
シラン（Ｓｉｌｌｎ（ＣＨｚ）ａ−ｎ ｎ 〜１〜３）
を（５９）より導入し、混入させた。即ちｎ 〜２では
ＨｚＳｉ （ＣＨ３） ｚ／５ｉｌ１４＝ １７５〜１
／２００例えば１１５０（流量ｃｃ）とした。この混合
反応性気体をプラズマ反応炉（３）内に導入し、基板を
ハロゲンヒータ（６３Ｌ（６４）により加熱し、一対の
電極（６８） 、 （６８’ ）に高周波電気エネルギ
を加えてプラズマ反応をさせ、■型の水素またはハロゲ
ン元素が添加された５ｉｘＣ，−ｘ（０＜に＜１）で示
される非単結晶半導体（第１図（Ａ）の（１３））
を０．１〜１μの厚さに、例えば０．４ μの厚さにＮ
型半導体上に積層して形成した。さらにこの後、第２、
第１の反応炉（３） 、 （１）を排気系（４０）のタ
ーボポンプにて１０−６〜１０−’ｔｏｒｒまで十分真
空引きをした。再び、基板（２０）およびホルダ（ＩＳ
）を第１の反応室にゲート弁（１８）を開き移設し、こ
の後再びこのゲート弁を閉じて、同様のＮ型半導体（１
４）をＩ型半導体上にアモルファス構造として５０〜５
００ 人の厚さに積層してＮＩＮ接合とした。
かくしてＮ型半導体、Ｉ型半導体をそれぞれ独立の反応
室にて形成することにより、接合界面でおたがいの不純
物および半導体の混合を十分に排除することができた。
室にて形成することにより、接合界面でおたがいの不純
物および半導体の混合を十分に排除することができた。
この上面に、第１図（Ａ）に示される如り、ＣＴＦとし
てのＳｎＯ□またはＩＴＯを５００〜１５００人の厚さ
に、さらにリードおよび電極となるクロムまたはアルミ
ニューム（５００〜１５００人）を電子ビーム蒸着法ま
たはスパンタ法により積層した。さらに、第２の電極（
２２） 、複合ダイオード（２）として設ける領域を除
き、曲部を第２のフォトマスク■を用いてフォトエ／チ
ング法により除去して第２の電極を構成した。
てのＳｎＯ□またはＩＴＯを５００〜１５００人の厚さ
に、さらにリードおよび電極となるクロムまたはアルミ
ニューム（５００〜１５００人）を電子ビーム蒸着法ま
たはスパンタ法により積層した。さらに、第２の電極（
２２） 、複合ダイオード（２）として設ける領域を除
き、曲部を第２のフォトマスク■を用いてフォトエ／チ
ング法により除去して第２の電極を構成した。
即ち第１図（八）において、ガラス基Ｆｉ（２０）上の
透光性導電膜（１７） 、 クロム電極（１１）よりな
る第１の電極（２１）、 Ｎ（１２）Ｉ（１３）Ｎ（１
４）半導体積層体よりなる旧Ｎ接合型複合ダイオード（
２） 、 ＣＴＦ （１５） 、クロムまたはアルミニ
ューム（１６）よりなる第２の電極（２２）よりなって
いる。このＮＩＮ構造の記号が第２図（Ｂ）に記されて
いる。
透光性導電膜（１７） 、 クロム電極（１１）よりな
る第１の電極（２１）、 Ｎ（１２）Ｉ（１３）Ｎ（１
４）半導体積層体よりなる旧Ｎ接合型複合ダイオード（
２） 、 ＣＴＦ （１５） 、クロムまたはアルミニ
ューム（１６）よりなる第２の電極（２２）よりなって
いる。このＮＩＮ構造の記号が第２図（Ｂ）に記されて
いる。
第３図（Ａ）〜（Ｄ）に従来より公知のＮＩＮ接合型の
非線型素子の動作原理の概要を示す。
非線型素子の動作原理の概要を示す。
第３図（八）はＮ（１２）、Ｉ（１３）、Ｎ（１４）構
造を有する半導体（２）である。この場合はＩｌｌ、Ｉ
、Ｎのすべての半導体は水素を含む珪素の非単結晶半導
体である。
造を有する半導体（２）である。この場合はＩｌｌ、Ｉ
、Ｎのすべての半導体は水素を含む珪素の非単結晶半導
体である。
その厚さはＮ（１２）７００人、 Ｉ （１３） ４０
００人、Ｎ（１４）７００人である。電圧が端子（２１
） 、 （２２）間に印加されていない場合のエネルギ
バンド図を第３図（Ｂ）に示す。これに対して、もし基
板側端子（２１）に比べて（２２）に正の電圧（Ｖａ）
がかかると、第３図（Ｃ）のエネルギハンド構造となる
。すると電子（４３）は障壁（４１）が（４１°）にそ
の高さを低くするに準じて順方向の電流として流れる。
００人、Ｎ（１４）７００人である。電圧が端子（２１
） 、 （２２）間に印加されていない場合のエネルギ
バンド図を第３図（Ｂ）に示す。これに対して、もし基
板側端子（２１）に比べて（２２）に正の電圧（Ｖａ）
がかかると、第３図（Ｃ）のエネルギハンド構造となる
。すると電子（４３）は障壁（４１）が（４１°）にそ
の高さを低くするに準じて順方向の電流として流れる。
加えてＮｌ界面（３１）はＮ型半界体層（２１）を構成
する不純物のリンの一部がＩ型半導体（２３）内にプラ
ズマＣｖＤでの被膜形成の際混入してしまうため、界面
近傍の１層がＮ−頭註に変成してしまう。このためＮｌ
界面の＋Ｖａの印加によるバリアの障壁が十分低くなり
、結果として第５図（５１）の如く１〜２■の低いしき
い値電圧しか得られない電流特性が得られた。
する不純物のリンの一部がＩ型半導体（２３）内にプラ
ズマＣｖＤでの被膜形成の際混入してしまうため、界面
近傍の１層がＮ−頭註に変成してしまう。このためＮｌ
界面の＋Ｖａの印加によるバリアの障壁が十分低くなり
、結果として第５図（５１）の如く１〜２■の低いしき
い値電圧しか得られない電流特性が得られた。
この時、他の障壁（４２） 、 （３２） （第２図（
Ｂ））は障壁を構成せず、電流の流れに対しバリアを構
成しない。
Ｂ））は障壁を構成せず、電流の流れに対しバリアを構
成しない。
また、逆に端子（２２）に負の電圧（−Ｖａ）が加わる
と（第３図（Ｃ））障壁（４２）は（４２’）となり、
そのＮ型半導体層（１４）の電子（４３”）が（４２°
）より（１３）へと流れる。かかる従来例の水素が添加
された珪素のみでのプラズマＣＶＤ法により形成する場
合は、１層（１３）の珪素がＮ層（１４）に混入し、こ
のＮ層（１４）の界面近傍をＮ−化する傾向にするため
、中間領域（３２）は巾広くなり、かつ−Ｖａが変わっ
てもバリアの高さく４２’）は十分低くなり得ない。結
果として第５図（５１′）のダイオードの逆流特性の如
きＶ−Ｉ特性となる。
と（第３図（Ｃ））障壁（４２）は（４２’）となり、
そのＮ型半導体層（１４）の電子（４３”）が（４２°
）より（１３）へと流れる。かかる従来例の水素が添加
された珪素のみでのプラズマＣＶＤ法により形成する場
合は、１層（１３）の珪素がＮ層（１４）に混入し、こ
のＮ層（１４）の界面近傍をＮ−化する傾向にするため
、中間領域（３２）は巾広くなり、かつ−Ｖａが変わっ
てもバリアの高さく４２’）は十分低くなり得ない。結
果として第５図（５１′）のダイオードの逆流特性の如
きＶ−Ｉ特性となる。
結果として第５図曲線（５１） 、 （５１°）に示す
如き、ＮＩＮ構造を形成させたＰＩＮ接合のダイオード
の如き非対称の特性を得ることになりがちである。
如き、ＮＩＮ構造を形成させたＰＩＮ接合のダイオード
の如き非対称の特性を得ることになりがちである。
かくの如き非対称のダイオード特性を排除し、原点に対
し対称性を与えることが本発明の目的である。加えて１
層内に炭素を加えることにより、しきい値の大小の制御
を行うことが他の目的である。
し対称性を与えることが本発明の目的である。加えて１
層内に炭素を加えることにより、しきい値の大小の制御
を行うことが他の目的である。
第４図（Ａ）〜（Ｄ）に本発明の動作原理の概要を示す
。
。
第４図（Ａ）は水素が添加された非晶質珪素よりなるＮ
型半導体（厚さ５００Å以下好ましくは１００〜２００
人）の第１の半導体Ｎ（１２）、水素が添加された５ｉ
ｘＣ＋−ｘ（０＜Ｘ〈１）で示される真性または実質的
に真性の非晶質半導体よりなる第２の半導体Ｉ（１３）
。
型半導体（厚さ５００Å以下好ましくは１００〜２００
人）の第１の半導体Ｎ（１２）、水素が添加された５ｉ
ｘＣ＋−ｘ（０＜Ｘ〈１）で示される真性または実質的
に真性の非晶質半導体よりなる第２の半導体Ｉ（１３）
。
第１の半導体と同一特性を有する第３の半導体Ｎ（１４
）構造を有する半導体（２）である。その厚さはＮ（１
２） は１００〜２００ 人、 Ｉ （１３）は２０
００〜４０００人、Ｎ（１４）は１００〜２００人であ
る。この場合の電圧が基板側端子（２１）を基準として
（２２）に印加されていない場合におけるエネルギバン
ド図を、第４図（８）に示す。この図面において、Ｎｌ
界面（３１）、ＩＮ界面近傍のエネルギバンドにおける
伝導率は概略同一曲線性（３１） 、 （３２）を有し
ている。
）構造を有する半導体（２）である。その厚さはＮ（１
２） は１００〜２００ 人、 Ｉ （１３）は２０
００〜４０００人、Ｎ（１４）は１００〜２００人であ
る。この場合の電圧が基板側端子（２１）を基準として
（２２）に印加されていない場合におけるエネルギバン
ド図を、第４図（８）に示す。この図面において、Ｎｌ
界面（３１）、ＩＮ界面近傍のエネルギバンドにおける
伝導率は概略同一曲線性（３１） 、 （３２）を有し
ている。
この場合の１層内へのＤＭＳ （ジメチルシラン）の添
加は１層内で一定とした。即ち第１図（Ｃ）に示す如（
１層形成の際、ＤＭＳ／５ｉ）Ｉ４＝ １１５０とした
。
加は１層内で一定とした。即ち第１図（Ｃ）に示す如（
１層形成の際、ＤＭＳ／５ｉ）Ｉ４＝ １１５０とした
。
第４図（Ｃ）において、基板（２１）に比べて軸２）に
正の電圧（＋Ｖａ）を印加すると、第４図（Ｃ）のエネ
ルギハンド構造となる。すると電子（４３）は、障壁（
４１）が（４１’ ）にその高さを低くするに準じて順
方向の電流として流れる。そして第５図曲線（５２）を
得る。
正の電圧（＋Ｖａ）を印加すると、第４図（Ｃ）のエネ
ルギハンド構造となる。すると電子（４３）は、障壁（
４１）が（４１’ ）にその高さを低くするに準じて順
方向の電流として流れる。そして第５図曲線（５２）を
得る。
また、逆に、端子（２２）に負の電圧（−Ｖａ）が加わ
ると、第１図（Ｄ）に示されるごとく、障壁（４２）が
（４２’ ） と低くなり、そのＮ型半導体層（１４
）の電子（４３’）が（１４）より（１３）へと流れ、
第５図曲線（５２’ ）を得る。
ると、第１図（Ｄ）に示されるごとく、障壁（４２）が
（４２’ ） と低くなり、そのＮ型半導体層（１４
）の電子（４３’）が（１４）より（１３）へと流れ、
第５図曲線（５２’ ）を得る。
結果として、第５図に示す如き非線型特性（５２）。
（５２’）を第４図（Ｃ） 、 （Ｄ）に対応して有せ
しめろことができる。
しめろことができる。
また、１層に炭素を添加したため、＋Ｖａにおいては、
しきい値を１〜２ｖよりより高く、液晶ディスプレー等
に対し有効な例えば１０以上にし得る。
しきい値を１〜２ｖよりより高く、液晶ディスプレー等
に対し有効な例えば１０以上にし得る。
加えてこの１層中の炭素が５ｉｘＣ＋−Ｘと珪素と十分
結合するため、ＩＮ界面（３２）における珪素のＮ層へ
の混合を防ぎ、逆方向側（−Ｖａ側）も（５１’）より
（５２’） としきい値を低く、かつ（５２）と原点に
対し対称性を有せしめ得る。
結合するため、ＩＮ界面（３２）における珪素のＮ層へ
の混合を防ぎ、逆方向側（−Ｖａ側）も（５１’）より
（５２’） としきい値を低く、かつ（５２）と原点に
対し対称性を有せしめ得る。
即ち、このＮＩＮ接合にあっては、立ち上がり電圧（し
きい値電圧） （１００） 、 （１００’ ）はこの
第４図における障壁の高さく４１） 、 （４２）およ
び巾（３１） 、 （３２）により決められる。
きい値電圧） （１００） 、 （１００’ ）はこの
第４図における障壁の高さく４１） 、 （４２）およ
び巾（３１） 、 （３２）により決められる。
実施例２
本発明においては、実施例１における１層側のＮｌ界面
、ＩＮ界面をより急峻とするため、第１図ＣＤ）に示す
ごとくに炭素の添加量を界面近傍に増加させた。即ち、
第２の半導体を形成する初期工程において、メチルシラ
ン／シランの比を多（して、プラズマ気相法で５〜３０
人のきわめて薄い厚さにバリア（３４）を形成させた。
、ＩＮ界面をより急峻とするため、第１図ＣＤ）に示す
ごとくに炭素の添加量を界面近傍に増加させた。即ち、
第２の半導体を形成する初期工程において、メチルシラ
ン／シランの比を多（して、プラズマ気相法で５〜３０
人のきわめて薄い厚さにバリア（３４）を形成させた。
すると、このしきい値（ｔｏｏ） 、 （１００°）が
さらに急峻となり、第５図の曲線（５３） 、 （５３
’）を得ることができた。
さらに急峻となり、第５図の曲線（５３） 、 （５３
’）を得ることができた。
加えて、このＮｌ界面、ＩＮ界面の双方に対して障壁を
作り、第２図（Ｅ）の構成とすると、Ｖ−１特性と第５
図曲線（５４） 、 （５４°）を得ることができた。
作り、第２図（Ｅ）の構成とすると、Ｖ−１特性と第５
図曲線（５４） 、 （５４°）を得ることができた。
この第５図のＶ−［特性を縦軸に対しログスケールとし
て第６図に対応して示す。すると、第２図（Ｄ） 、
（Ｅ）に示す如き界面に炭素を高濃度とし、不純物、構
成物のそれぞれの層での混合を防止するバリアを構成さ
せると、しきい値が＋Ｖａと−Ｖａにおいて対称特性を
より有するに加えて、第６図での低電流領域である発生
領域（６１） 、 （６１°）は、より平坦になり、大
電流領域である（６２） 、 （６２’ ）の拡散電流
領域はより急峻に立ち上がるため、ｒＯＮＪ。
て第６図に対応して示す。すると、第２図（Ｄ） 、
（Ｅ）に示す如き界面に炭素を高濃度とし、不純物、構
成物のそれぞれの層での混合を防止するバリアを構成さ
せると、しきい値が＋Ｖａと−Ｖａにおいて対称特性を
より有するに加えて、第６図での低電流領域である発生
領域（６１） 、 （６１°）は、より平坦になり、大
電流領域である（６２） 、 （６２’ ）の拡散電流
領域はより急峻に立ち上がるため、ｒＯＮＪ。
ｒＯＦＦ ｊの境界を示すしきい値（１００） 、 （
１００°）をより明確にすることができ得る。
１００°）をより明確にすることができ得る。
「効果」
本発明は以上に示す如く、対称型のＶ−Ｉ特性を有する
複合ダイオードを構成せしめるため、１層とＮ層との界
面またはその近傍に炭素を添加したものである。さらに
この非線型素子はその応用である表示素子に用いる液晶
およびＳ／Ｎ比に適したしきい値を、１層への炭素の添
加量および１層の厚さの制御を行うことにより成就でき
た。さらに加えて、ＮＩ、ＩＮ接合界面に炭素を内部に
比べ多量に添加することにより、しきい値以下の電圧で
の電流を平坦にし、このしきい値以上の電圧での電流を
急峻にせしめる特性用のプロセス制御を行うことができ
る。
複合ダイオードを構成せしめるため、１層とＮ層との界
面またはその近傍に炭素を添加したものである。さらに
この非線型素子はその応用である表示素子に用いる液晶
およびＳ／Ｎ比に適したしきい値を、１層への炭素の添
加量および１層の厚さの制御を行うことにより成就でき
た。さらに加えて、ＮＩ、ＩＮ接合界面に炭素を内部に
比べ多量に添加することにより、しきい値以下の電圧で
の電流を平坦にし、このしきい値以上の電圧での電流を
急峻にせしめる特性用のプロセス制御を行うことができ
る。
本発明において、１層内に炭素を添加した。しかし炭素
ではなく、酸素または窒素としてもよい。
ではなく、酸素または窒素としてもよい。
しかしこれらは絶縁物化しやすいため、その添加量の制
御がより微妙であり、製造のしやすさではメチルシラン
を用いる炭素に比べて困難さを有している。
御がより微妙であり、製造のしやすさではメチルシラン
を用いる炭素に比べて困難さを有している。
本発明の実施例ではプラズマ気相反応を示した。
しかしメチルシランとジシラン（ＳｉｚＨ＋、） との
反応を用いることにより光気相反応をさせることが可能
である。
反応を用いることにより光気相反応をさせることが可能
である。
かかる場合は、基板を２５０〜３００ ”Ｃに加熱し、
２５４ｎｍまたは１８４ｎｍの波長の光を照射すること
によりＮ型半導体または５ｉｘＣ＋−ｘ（０＜Ｘ＜１）
で示される真性または実質的に真性の半導体を形成し得
る。
２５４ｎｍまたは１８４ｎｍの波長の光を照射すること
によりＮ型半導体または５ｉｘＣ＋−ｘ（０＜Ｘ＜１）
で示される真性または実質的に真性の半導体を形成し得
る。
この場合も量産性を考慮すると、第２図に示す独立反応
炉方式が有効である。
炉方式が有効である。
第１図は、本発明の複合ダイオードの縦断面図（Ａ）
、 （Ｂ）および１層への炭素添加の濃度分布（Ｃ）。 （Ｄ） 、 （Ｅ）を示す。 第２図は本発明を用いたプラズマ気相反応装置の概要を
示す。 第３図は従来より公知のアモルスアスシリコンのみを用
いたＮＩＮ接合の動作特性を示す。 第４図は本発明の１層内に炭素を添加した［Ｎ接合型複
合ダイオードの非線形素子の動作原理を示す。 第５図１．第６図は従来の特性（５１） 、 （５１′
）および本発明の特性（５２） 、 （５２°）、 （
５３） 、 （５３°） 、 （５４） 、 （５４°
）を示す。
、 （Ｂ）および１層への炭素添加の濃度分布（Ｃ）。 （Ｄ） 、 （Ｅ）を示す。 第２図は本発明を用いたプラズマ気相反応装置の概要を
示す。 第３図は従来より公知のアモルスアスシリコンのみを用
いたＮＩＮ接合の動作特性を示す。 第４図は本発明の１層内に炭素を添加した［Ｎ接合型複
合ダイオードの非線形素子の動作原理を示す。 第５図１．第６図は従来の特性（５１） 、 （５１′
）および本発明の特性（５２） 、 （５２°）、 （
５３） 、 （５３°） 、 （５４） 、 （５４°
）を示す。
Claims (1)
- 【特許請求の範囲】 １、第１の電極および第２の電極とオーム接触性を示す
一対の逆向整流特性を有する半導体よりなる非線型素子
であって、前記半導体は一導電型を有する第１の非単結
晶半導体と、該半導体上の真性または実質的に真性の珪
素を主成分とする第２の非単結晶半導体と、該半導体上
の前記第１の非単結晶半導体と同一導電型を有する第３
の半導体とを積層して設ける半導体装置作製方法におい
て、第２の半導体はプラズマ気相反応、光気相反応また
は光プラズマ気相反応により、珪化物気体と、該気体に
メチルシランを添加することにより炭素が添加された珪
素を主成分とする第２の非単結晶半導体を形成すること
を特徴とする半導体装置作製方法。 ２、特許請求の範囲第１項において、メチルシラン／シ
ラン≒１／２００〜１／５の範囲で添加して設けたこと
を特徴とする半導体装置作製方法。 ３、特許請求の範囲第１項において、第２の非単結晶半
導体を形成する初期工程または末期工程において、メチ
ルシランのみまたはメチルシラン／シラン＞１として形
成することを特徴とする半導体装置作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206081A JPS6184070A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置作製方法 |
| US07/000,155 US4744862A (en) | 1984-10-01 | 1987-01-02 | Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same |
| US07/203,641 US4855805A (en) | 1984-10-01 | 1988-06-03 | Nonlinear semiconductor element, liquid crystal display panel using the same and their manufacturing methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206081A JPS6184070A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184070A true JPS6184070A (ja) | 1986-04-28 |
| JPH0516671B2 JPH0516671B2 (ja) | 1993-03-05 |
Family
ID=16517506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206081A Granted JPS6184070A (ja) | 1984-10-01 | 1984-10-01 | 半導体装置作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184070A (ja) |
-
1984
- 1984-10-01 JP JP59206081A patent/JPS6184070A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516671B2 (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6670542B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4849797A (en) | Thin film transistor | |
| JPS60154521A (ja) | 炭化珪素被膜作製方法 | |
| KR100659044B1 (ko) | 산화아연 박막을 가지는 태양전지 및 그 제조 방법 | |
| TW465113B (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
| CN110098261A (zh) | 一种薄膜晶体管及其制作方法、显示基板、面板、装置 | |
| JPH0527276B2 (ja) | ||
| CN105702622B (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| JPH0669096B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS6184070A (ja) | 半導体装置作製方法 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH0564862B2 (ja) | ||
| JPS6043869A (ja) | 半導体装置 | |
| JP2885458B2 (ja) | 薄膜トランジスタ | |
| JPH0521801A (ja) | 半導体装置 | |
| JP3079566B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPS5871663A (ja) | 半導体装置 | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JP3243088B2 (ja) | 表示装置およびアレイ基板の製造方法 | |
| JPS6184069A (ja) | 固体表示装置 | |
| JPS6190191A (ja) | 半導体装置 | |
| JPS6184071A (ja) | スイッチング素子 | |
| JPS61159626A (ja) | 半導体装置 | |
| CN119654030A (zh) | 一种显示面板及其制作方法、显示装置 | |
| JPH0556027B2 (ja) |