JPH05169703A - サーマルヘッドの製造方法 - Google Patents
サーマルヘッドの製造方法Info
- Publication number
- JPH05169703A JPH05169703A JP3343626A JP34362691A JPH05169703A JP H05169703 A JPH05169703 A JP H05169703A JP 3343626 A JP3343626 A JP 3343626A JP 34362691 A JP34362691 A JP 34362691A JP H05169703 A JPH05169703 A JP H05169703A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection
- thermal head
- solder
- circuit wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 製造されるサーマルヘッドの信頼性を向上す
ることができると共に、製造工程の簡略化を図ることが
できるサーマルヘッドの製造方法を提供することであ
る。 【構成】 絶縁基板23上に抵抗体層34をスパッタリ
ングで形成した後、回路配線38をパターンニングす
る。回路配線38上で接続部位41には、ニッケルNi
からなる接続層42が形成され、接続層42を含む電極
層43などの上には、レジスト層44が比較的薄い膜厚
で形成される。この後、半田付けを行えばレジスト層4
4は半田に用いるフラックスに溶解し、洗浄されて除去
される。
ることができると共に、製造工程の簡略化を図ることが
できるサーマルヘッドの製造方法を提供することであ
る。 【構成】 絶縁基板23上に抵抗体層34をスパッタリ
ングで形成した後、回路配線38をパターンニングす
る。回路配線38上で接続部位41には、ニッケルNi
からなる接続層42が形成され、接続層42を含む電極
層43などの上には、レジスト層44が比較的薄い膜厚
で形成される。この後、半田付けを行えばレジスト層4
4は半田に用いるフラックスに溶解し、洗浄されて除去
される。
Description
【0001】
【産業上の利用分野】本発明は、ファクシミリ装置やワ
ードプロセッサなどの印画出力装置として用いられるサ
ーマルヘッドの製造方法に関する。
ードプロセッサなどの印画出力装置として用いられるサ
ーマルヘッドの製造方法に関する。
【0002】
【従来の技術】従来からワードプロセッサなどの印字出
力装置としてサーマルプリンタが多く用いられている。
サーマルプリンタに備えられるサーマルヘッドは、セラ
ミック基板上に複数の発熱抵抗体に対応する電極をパタ
ーン形成し、この発熱抵抗体を発熱駆動する駆動回路素
子にははんだバンプが形成され、セラミック基板上の回
路配線とフェースダウンボンディングで接続される。こ
こで量産性や高密度化を容易に実現するために、セラミ
ック基板上に前記駆動回路素子を実装する技術として駆
動回路素子にはフリップチップを用い、該フリップチッ
プの電極をはんだバンプを介してセラミック基板上に接
続する点と、当該サーマルヘッドにおいて配線パターン
を、比抵抗2.65×10-6Ω・cm(20℃)のアル
ミニウム薄膜から形成し、かつ該配線パターンのうち、
少なくともフリップチップがワイヤレスボンディングさ
れる部分をニッケルで被覆する点は、例として特開昭6
0−12853あるいは特開昭61−244567に開
示されている。
力装置としてサーマルプリンタが多く用いられている。
サーマルプリンタに備えられるサーマルヘッドは、セラ
ミック基板上に複数の発熱抵抗体に対応する電極をパタ
ーン形成し、この発熱抵抗体を発熱駆動する駆動回路素
子にははんだバンプが形成され、セラミック基板上の回
路配線とフェースダウンボンディングで接続される。こ
こで量産性や高密度化を容易に実現するために、セラミ
ック基板上に前記駆動回路素子を実装する技術として駆
動回路素子にはフリップチップを用い、該フリップチッ
プの電極をはんだバンプを介してセラミック基板上に接
続する点と、当該サーマルヘッドにおいて配線パターン
を、比抵抗2.65×10-6Ω・cm(20℃)のアル
ミニウム薄膜から形成し、かつ該配線パターンのうち、
少なくともフリップチップがワイヤレスボンディングさ
れる部分をニッケルで被覆する点は、例として特開昭6
0−12853あるいは特開昭61−244567に開
示されている。
【0003】図5は、このような従来例のサーマルヘッ
ド1の拡大断面図である。サーマルヘッド1は、アルミ
ナ系セラミックなどから成る絶縁基板2を備え、その上
にはアルミニウムから成る回路配線3がパターン形成さ
れる。回路配線3の接続部位8にはニッケル層4がパタ
ーン形成され、さらにニッケル層4上には金層5がパタ
ーン形成され、接続端子9を構成する。回路配線3の接
続端子9が形成される接続部位8には、集積回路素子と
して構成される駆動回路素子6をはんだバンプ7を対向
して当接させ相互に接続される。回路配線3上にニッケ
ル層4を設けるのは、溶融物のはんだバンプ7との結合
性を向上するためであり、金層5はニッケル層4の酸化
によるはんだ漏れ性の低下を防止するために設けられ
る。
ド1の拡大断面図である。サーマルヘッド1は、アルミ
ナ系セラミックなどから成る絶縁基板2を備え、その上
にはアルミニウムから成る回路配線3がパターン形成さ
れる。回路配線3の接続部位8にはニッケル層4がパタ
ーン形成され、さらにニッケル層4上には金層5がパタ
ーン形成され、接続端子9を構成する。回路配線3の接
続端子9が形成される接続部位8には、集積回路素子と
して構成される駆動回路素子6をはんだバンプ7を対向
して当接させ相互に接続される。回路配線3上にニッケ
ル層4を設けるのは、溶融物のはんだバンプ7との結合
性を向上するためであり、金層5はニッケル層4の酸化
によるはんだ漏れ性の低下を防止するために設けられ
る。
【0004】すなわち金層5を形成しない場合、このよ
うな回路配線3の形成後に発熱素子の保護のために、例
としてチッ化ケイ素Si3N4などをスパッタリングして
保護膜を形成するが、このスパッタリング時には、絶縁
基板2の温度が200℃程度に上昇する。このため、ス
パッタリング終了後に絶縁基板2が比較的熱い状態で室
温程度の大気中に取り出されるので、ニッケル層4の表
面で急速に酸化が進行し、ニッケル層4の半田に対する
濡れ性が低下する。このような事態を防止するために金
層5が形成される。
うな回路配線3の形成後に発熱素子の保護のために、例
としてチッ化ケイ素Si3N4などをスパッタリングして
保護膜を形成するが、このスパッタリング時には、絶縁
基板2の温度が200℃程度に上昇する。このため、ス
パッタリング終了後に絶縁基板2が比較的熱い状態で室
温程度の大気中に取り出されるので、ニッケル層4の表
面で急速に酸化が進行し、ニッケル層4の半田に対する
濡れ性が低下する。このような事態を防止するために金
層5が形成される。
【0005】図6は、このような接続端子9の製造工程
を説明する工程図である。工程c1では、絶縁基板2上
にアルミニウム薄膜で前記回路配線3をパターン形成す
る。工程c2では、回路配線3の接続部位8にニッケル
層4をパターン形成し、工程c3では、ニッケル層4上
に金層5をパターン形成する。このような工程c1〜c
3は、いずれも薄膜形成技術として知られるフォトレジ
ストを用いるフォトプロセスがそれぞれ用いられて実現
されるものである。
を説明する工程図である。工程c1では、絶縁基板2上
にアルミニウム薄膜で前記回路配線3をパターン形成す
る。工程c2では、回路配線3の接続部位8にニッケル
層4をパターン形成し、工程c3では、ニッケル層4上
に金層5をパターン形成する。このような工程c1〜c
3は、いずれも薄膜形成技術として知られるフォトレジ
ストを用いるフォトプロセスがそれぞれ用いられて実現
されるものである。
【0006】
【発明が解決しようとする課題】このような従来例は、
回路配線3を少なくとも接続部位8において、2層の積
層構造としているため、回路配線3とニッケル層4と金
層5との間の各界面で生じる接触抵抗が増大し、サーマ
ルヘッド1を高速駆動しようとするとき、信号波形が不
所望に変化したり、あるいは信号相互の同期関係が変動
するなどの不具合を生じる。
回路配線3を少なくとも接続部位8において、2層の積
層構造としているため、回路配線3とニッケル層4と金
層5との間の各界面で生じる接触抵抗が増大し、サーマ
ルヘッド1を高速駆動しようとするとき、信号波形が不
所望に変化したり、あるいは信号相互の同期関係が変動
するなどの不具合を生じる。
【0007】本発明の目的は、上述の技術的課題を解消
し、製品の信頼性が格段に向上されると共に、製造工程
を簡略化することができるサーマルヘッドの製造方法を
提供することである。
し、製品の信頼性が格段に向上されると共に、製造工程
を簡略化することができるサーマルヘッドの製造方法を
提供することである。
【0008】
【課題を解決するための手段】本発明は、絶縁基板上に
設けられた発熱抵抗体層を通電する回路配線パターンに
他の導電体を半田で接続するサーマルヘッドの製造方法
において、下記(A)〜(C)の工程を含むことを特徴
とするサーマルヘッドの製造方法である。
設けられた発熱抵抗体層を通電する回路配線パターンに
他の導電体を半田で接続するサーマルヘッドの製造方法
において、下記(A)〜(C)の工程を含むことを特徴
とするサーマルヘッドの製造方法である。
【0009】(A)絶縁基板上の回路配線パターン表面
で、他の導電体が接続される接続部位に、半田に対する
濡れ性が良好な金属材料からなる接続層を形成する工
程。
で、他の導電体が接続される接続部位に、半田に対する
濡れ性が良好な金属材料からなる接続層を形成する工
程。
【0010】(B)少なくとも接続層表面に絶縁被膜を
形成する工程。
形成する工程。
【0011】(C)接続層表面の絶縁被膜上に半田を介
して他の導電体を当接させ、しかる後、半田を溶融さ
せ、該半田溶融の熱で絶縁被膜を接続層表面より除去さ
せることによって接続層と他の導電体とを半田接続する
工程。
して他の導電体を当接させ、しかる後、半田を溶融さ
せ、該半田溶融の熱で絶縁被膜を接続層表面より除去さ
せることによって接続層と他の導電体とを半田接続する
工程。
【0012】
【作用】本発明に従えば、サーマルヘッドを製造するに
当たり、絶縁基板上に金属材料で回路配線パターンを形
成する。この回路配線パターンには、他の導電体と半田
付けされる接続部位が設定され、この接続部位には半田
に対する濡れ性が良好な金属材料からなる接続層を形成
する。絶縁基板の少なくとも前記接続層上に絶縁被膜を
形成し、接続部位において前記絶縁被膜上から前記他の
導電体を半田の溶融による接続を行う。
当たり、絶縁基板上に金属材料で回路配線パターンを形
成する。この回路配線パターンには、他の導電体と半田
付けされる接続部位が設定され、この接続部位には半田
に対する濡れ性が良好な金属材料からなる接続層を形成
する。絶縁基板の少なくとも前記接続層上に絶縁被膜を
形成し、接続部位において前記絶縁被膜上から前記他の
導電体を半田の溶融による接続を行う。
【0013】このようにして、絶縁被膜によって被覆さ
れた回路配線パターンおよび接続層は、当該絶縁被膜に
よって酸化が防止される。一方、前記接続部位において
接続層と他の導電体とを半田付けすれば、接続層上の絶
縁被膜は溶解し、接続層上から除去されることになる。
除去された絶縁被膜は半田付け処理後のフラックス洗浄
工程において、同時に除去される。これにより、前記接
続層上に当該接続層の酸化を防止するために、たとえば
金などの貴金属による被膜を形成する場合と比較し、製
造工程の簡略化と費用の削減とを図ることができ、また
ニッケル層の酸化を防止して信頼性を向上することがで
きる。
れた回路配線パターンおよび接続層は、当該絶縁被膜に
よって酸化が防止される。一方、前記接続部位において
接続層と他の導電体とを半田付けすれば、接続層上の絶
縁被膜は溶解し、接続層上から除去されることになる。
除去された絶縁被膜は半田付け処理後のフラックス洗浄
工程において、同時に除去される。これにより、前記接
続層上に当該接続層の酸化を防止するために、たとえば
金などの貴金属による被膜を形成する場合と比較し、製
造工程の簡略化と費用の削減とを図ることができ、また
ニッケル層の酸化を防止して信頼性を向上することがで
きる。
【0014】
【実施例】図1は本発明の一実施例のサーマルヘッドと
してのヘッド基板33の断面図であり、図2はヘッド基
板33が用いられるサーマルヘッド21の断面図であ
り、図3はサーマルヘッド21の平面図である。サーマ
ルヘッド21は、たとえばアルミニウムなどの金属材料
から成る放熱板22を備え、この上にたとえばアルミナ
Al2O3系セラミックなどからなる絶縁基板23が接着
剤層30で固着される。絶縁基板23上にはたとえばス
クリーン印刷などの厚膜技術にてケイ酸ガラスを例とし
て層厚80μmに形成してなる蓄熱層35が形成され、
また厚膜共通電極層27が絶縁基板23の外周に沿って
形成される。
してのヘッド基板33の断面図であり、図2はヘッド基
板33が用いられるサーマルヘッド21の断面図であ
り、図3はサーマルヘッド21の平面図である。サーマ
ルヘッド21は、たとえばアルミニウムなどの金属材料
から成る放熱板22を備え、この上にたとえばアルミナ
Al2O3系セラミックなどからなる絶縁基板23が接着
剤層30で固着される。絶縁基板23上にはたとえばス
クリーン印刷などの厚膜技術にてケイ酸ガラスを例とし
て層厚80μmに形成してなる蓄熱層35が形成され、
また厚膜共通電極層27が絶縁基板23の外周に沿って
形成される。
【0015】蓄熱層35上にはたとえば窒化タンタルT
a3N4を数100Åの膜厚に形成して得られる抵抗体層
34、共通電極36、複数の個別電極37および信号ラ
イン29が形成され、直線状に配列される複数の発熱抵
抗体24が構成される。各発熱抵抗体24を被覆し、た
とえば窒化ケイ素Si3 N4などからなり、たとえばス
パッタリングなどの薄膜技術により保護層39が形成さ
れ、ヘッド基板33を構成する。ヘッド基板33は、保
護層39を介して、プラテンローラ31との間で感熱紙
32に感熱印字を行う。
a3N4を数100Åの膜厚に形成して得られる抵抗体層
34、共通電極36、複数の個別電極37および信号ラ
イン29が形成され、直線状に配列される複数の発熱抵
抗体24が構成される。各発熱抵抗体24を被覆し、た
とえば窒化ケイ素Si3 N4などからなり、たとえばス
パッタリングなどの薄膜技術により保護層39が形成さ
れ、ヘッド基板33を構成する。ヘッド基板33は、保
護層39を介して、プラテンローラ31との間で感熱紙
32に感熱印字を行う。
【0016】アルミニウムなどをパターン形成してなる
各個別電極37は所定数毎に駆動回路素子25に接続さ
れ、この駆動回路素子25には、外部から印画動作用の
データや各種制御信号が入力される信号ライン29が接
続される。これらの駆動回路素子25は合成樹脂材料か
ら成る保護層26で被覆される。発熱抵抗体24は集積
回路素子として実現される駆動回路素子25により制御
される。駆動回路素子25には保護層39で被覆された
前記個別電極37が接続される。
各個別電極37は所定数毎に駆動回路素子25に接続さ
れ、この駆動回路素子25には、外部から印画動作用の
データや各種制御信号が入力される信号ライン29が接
続される。これらの駆動回路素子25は合成樹脂材料か
ら成る保護層26で被覆される。発熱抵抗体24は集積
回路素子として実現される駆動回路素子25により制御
される。駆動回路素子25には保護層39で被覆された
前記個別電極37が接続される。
【0017】前記駆動回路素子25は、はんだバンプ4
0を有するフリップチップとして構成され、ヘッド基板
33にフェースダウンボンディング法にて接続される。
ヘッド基板33の絶縁基板23上には、信号ライン2
9、共通電極36および個別電極37などの回路配線3
8が、図1に示すようにアルニミウムAlの薄膜からパ
ターン形成され、回路配線38上の、例としてはんだバ
ンプ40が接続される接続端子となる接続部位41に
は、半田に対する濡れ性が良好なニッケルNiなどから
なる接続層42が形成され、この段階のヘッド基板33
の全面に、後述するようにして比較的薄膜のレジスト層
44が形成される。
0を有するフリップチップとして構成され、ヘッド基板
33にフェースダウンボンディング法にて接続される。
ヘッド基板33の絶縁基板23上には、信号ライン2
9、共通電極36および個別電極37などの回路配線3
8が、図1に示すようにアルニミウムAlの薄膜からパ
ターン形成され、回路配線38上の、例としてはんだバ
ンプ40が接続される接続端子となる接続部位41に
は、半田に対する濡れ性が良好なニッケルNiなどから
なる接続層42が形成され、この段階のヘッド基板33
の全面に、後述するようにして比較的薄膜のレジスト層
44が形成される。
【0018】図4は図1に示すヘッド基板33を製造す
る製造工程を説明する工程図である。図4工程a1で
は、絶縁基板23上の抵抗体層34上にアルニミウム薄
膜を全面に形成し、通常のフォトレジストを用いるフォ
トプロセスで回路配線38をパターン形成する。工程a
2では、抵抗体層34上にフォトレジストを塗布し、た
とえば接続部位41など、他の金属層の積層が必要とな
る部分でフォトレジストが除去される状態に露光し、現
像して窓あけ処理を行う。
る製造工程を説明する工程図である。図4工程a1で
は、絶縁基板23上の抵抗体層34上にアルニミウム薄
膜を全面に形成し、通常のフォトレジストを用いるフォ
トプロセスで回路配線38をパターン形成する。工程a
2では、抵抗体層34上にフォトレジストを塗布し、た
とえば接続部位41など、他の金属層の積層が必要とな
る部分でフォトレジストが除去される状態に露光し、現
像して窓あけ処理を行う。
【0019】工程a3では、この製造段階の絶縁基板2
3に対して、ニッケルNiの無電解メッキ浴に浸漬し、
ニッケルNiからなる接続層42が形成される。工程a
4では、再び絶縁基板23の全面にフォトレジストを塗
布し、接続部位41など必要な箇所のフォトレジストを
除去する前述のような窓あけ処理を行う。工程a5で
は、このような製造段階のヘッド基板33上にレジスト
層44を形成する。このレジスト層44の形成は下記の
ように行われる。
3に対して、ニッケルNiの無電解メッキ浴に浸漬し、
ニッケルNiからなる接続層42が形成される。工程a
4では、再び絶縁基板23の全面にフォトレジストを塗
布し、接続部位41など必要な箇所のフォトレジストを
除去する前述のような窓あけ処理を行う。工程a5で
は、このような製造段階のヘッド基板33上にレジスト
層44を形成する。このレジスト層44の形成は下記の
ように行われる。
【0020】フォトレジストをフォトレジストの剥離液
に重量比が1対104〜106となるように調製する。こ
のような調製液中に図1に示すヘッド基板33全体を浸
漬し、直ちに引き上げて乾燥させる。これによりフォト
レジストを比較的薄い膜厚(例として3μmで形成す
る。
に重量比が1対104〜106となるように調製する。こ
のような調製液中に図1に示すヘッド基板33全体を浸
漬し、直ちに引き上げて乾燥させる。これによりフォト
レジストを比較的薄い膜厚(例として3μmで形成す
る。
【0021】この後、保護膜39を形成するためにスパ
ッタリング処理を行う。工程a7では駆動回路素子25
のヘッド基板33へのフェイスダウンボンディングを行
う。すなわち図1に示されるように駆動回路素子25の
半田バンプ40を回路配線38の接続部位41に当接さ
せ、加熱して溶融し接続する。このとき、回路配線38
や接続層42を被覆しているレジスト層44は、比較的
膜厚が薄いので半田バンプ40を溶融するために加熱す
る際に溶解し、接続層42上付近から除去されフラック
ス中に溶け込む。
ッタリング処理を行う。工程a7では駆動回路素子25
のヘッド基板33へのフェイスダウンボンディングを行
う。すなわち図1に示されるように駆動回路素子25の
半田バンプ40を回路配線38の接続部位41に当接さ
せ、加熱して溶融し接続する。このとき、回路配線38
や接続層42を被覆しているレジスト層44は、比較的
膜厚が薄いので半田バンプ40を溶融するために加熱す
る際に溶解し、接続層42上付近から除去されフラック
ス中に溶け込む。
【0022】これにより、半田が接続層42に接触し、
接続層42上で半田の濡れを促進する。前記除去された
フラックス中に溶け込んだレジスト層44は、工程a8
におけるフラックスの洗浄処理においてフラックスと共
に除去され、残留が防止される。
接続層42上で半田の濡れを促進する。前記除去された
フラックス中に溶け込んだレジスト層44は、工程a8
におけるフラックスの洗浄処理においてフラックスと共
に除去され、残留が防止される。
【0023】以上のようにして本実施例では、駆動回路
素子25との接続に用いられる金属層を、回路配線38
上のニッケルNiからなる接続層42の1層のみとし
た。これにより、接続部位41における各金属層の間の
界面における接触抵抗を格段に抑制することができ、接
続部位41を伝達される信号の不所望な変形や同期の混
乱などの不具合を解消することができ、製造されるサー
マルヘッド21の信頼性を向上することができる。
素子25との接続に用いられる金属層を、回路配線38
上のニッケルNiからなる接続層42の1層のみとし
た。これにより、接続部位41における各金属層の間の
界面における接触抵抗を格段に抑制することができ、接
続部位41を伝達される信号の不所望な変形や同期の混
乱などの不具合を解消することができ、製造されるサー
マルヘッド21の信頼性を向上することができる。
【0024】また、従来技術に比較し、ニッケルNiか
らなる接続層42の酸化防止を金層を用いることなく行
うことができる。これにより製造コストの低減を図るこ
とができると共に、金メッキを行うに必要な設備を削減
することができ、製造工程および製造設備を簡略化する
ことができる。
らなる接続層42の酸化防止を金層を用いることなく行
うことができる。これにより製造コストの低減を図るこ
とができると共に、金メッキを行うに必要な設備を削減
することができ、製造工程および製造設備を簡略化する
ことができる。
【0025】前記工程a5における比較的薄膜のレジス
ト層44を形成するために、フォトレジストと剥離液と
の混合液を調製したが、この混合液の濃度は半田付けに
用いられるフラックスの溶剤の種類や量により1対10
3〜107の範囲内で適宜選択される。
ト層44を形成するために、フォトレジストと剥離液と
の混合液を調製したが、この混合液の濃度は半田付けに
用いられるフラックスの溶剤の種類や量により1対10
3〜107の範囲内で適宜選択される。
【0026】
【発明の効果】以上のように本発明に従えば、サーマル
ヘッドを製造するに当たり、絶縁基板上の回路配線パタ
ーンには、他の導電体と半田付けされる接続部位が設定
され、この接続部位には半田に対する濡れ性が良好な金
属材料からなる接続層を形成する。絶縁基板の少なくと
も前記接続層上に絶縁被膜を形成し、接続部位において
前記絶縁被膜上から前記他の導電体を半田付けする。
ヘッドを製造するに当たり、絶縁基板上の回路配線パタ
ーンには、他の導電体と半田付けされる接続部位が設定
され、この接続部位には半田に対する濡れ性が良好な金
属材料からなる接続層を形成する。絶縁基板の少なくと
も前記接続層上に絶縁被膜を形成し、接続部位において
前記絶縁被膜上から前記他の導電体を半田付けする。
【0027】このようにして、絶縁被膜によって被覆さ
れた回路配線パターンおよび接続層は、当該絶縁被膜に
よって酸化が防止される。一方、前記接続部位において
接続層と他の導電体とを半田付けすれば、接続層上の絶
縁被膜は溶解し、接続層上から除去されることになる。
除去された絶縁被膜は半田付け処理後のフラックス洗浄
工程において、同時に除去される。これにより、前記接
続層上に当該接続層の酸化を防止するために、たとえば
金などの貴金属による被膜を形成する場合と比較し、製
造工程の簡略化と費用の削減とを図ることができ、また
ニッケル層の酸化を防止して信頼性を向上することがで
きる。
れた回路配線パターンおよび接続層は、当該絶縁被膜に
よって酸化が防止される。一方、前記接続部位において
接続層と他の導電体とを半田付けすれば、接続層上の絶
縁被膜は溶解し、接続層上から除去されることになる。
除去された絶縁被膜は半田付け処理後のフラックス洗浄
工程において、同時に除去される。これにより、前記接
続層上に当該接続層の酸化を防止するために、たとえば
金などの貴金属による被膜を形成する場合と比較し、製
造工程の簡略化と費用の削減とを図ることができ、また
ニッケル層の酸化を防止して信頼性を向上することがで
きる。
【図1】本発明の一実施例のヘッド基板33の断面図で
ある。
ある。
【図2】サーマルヘッド21の断面図である。
【図3】サーマルヘッド21の平面図である。
【図4】本実施例の製造工程を説明する工程図である。
【図5】従来例のサーマルヘッド1の断面図である。
【図6】従来例の製造工程を説明する工程図である。
21 サーマルヘッド 23 絶縁基板 25 駆動回路素子 29 信号ライン 33 ヘッド基板 38 回路配線 40 はんだバンプ 41 接続部位 42 接続層 43 接続端子 44 レジスト層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年3月24日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】工程a3では、この製造段階の絶縁基板2
3に対して、ニッケルNiの無電解メッキ浴に浸漬し、
ニッケルNiからなる接続層42が形成される。工程a
4では、全てのフォトレジストを剥離する。工程a5で
は、このような製造段階のヘッド基板33上にレジスト
層44を形成する。このレジスト層44の形成は下記の
ように行われる。
3に対して、ニッケルNiの無電解メッキ浴に浸漬し、
ニッケルNiからなる接続層42が形成される。工程a
4では、全てのフォトレジストを剥離する。工程a5で
は、このような製造段階のヘッド基板33上にレジスト
層44を形成する。このレジスト層44の形成は下記の
ように行われる。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】
Claims (1)
- 【請求項1】 絶縁基板上に設けられた発熱抵抗体層を
通電する回路配線パターンに他の導電体を半田で接続す
るサーマルヘッドの製造方法において、下記(A)〜
(C)の工程を含むことを特徴とするサーマルヘッドの
製造方法。 (A)絶縁基板上の回路配線パターン表面で、他の導電
体が接続される接続部位に、半田に対する濡れ性が良好
な金属材料からなる接続層を形成する工程。 (B)少なくとも接続層表面に絶縁被膜を形成する工
程。 (C)接続層表面の絶縁被膜上に半田を介して他の導電
体を当接させ、しかる後、半田を溶融させ、該半田溶融
の熱で絶縁被膜を接続層表面より除去させることによっ
て接続層と他の導電体とを半田接続する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3343626A JPH05169703A (ja) | 1991-12-25 | 1991-12-25 | サーマルヘッドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3343626A JPH05169703A (ja) | 1991-12-25 | 1991-12-25 | サーマルヘッドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05169703A true JPH05169703A (ja) | 1993-07-09 |
Family
ID=18362986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3343626A Pending JPH05169703A (ja) | 1991-12-25 | 1991-12-25 | サーマルヘッドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05169703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012206273A (ja) * | 2011-03-29 | 2012-10-25 | Toshiba Hokuto Electronics Corp | サーマルヘッド |
-
1991
- 1991-12-25 JP JP3343626A patent/JPH05169703A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012206273A (ja) * | 2011-03-29 | 2012-10-25 | Toshiba Hokuto Electronics Corp | サーマルヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JPH0357617B2 (ja) | ||
| JPH05169703A (ja) | サーマルヘッドの製造方法 | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| TWI703052B (zh) | 熱印頭元件、熱印頭模組及其製造方法 | |
| JP2811741B2 (ja) | 半導体装置の製造方法 | |
| JP2594646B2 (ja) | サーマルヘッドの製造方法 | |
| US5024734A (en) | Solder pad/circuit trace interface and a method for generating the same | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH04353472A (ja) | サーマルヘッドの製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPS60112461A (ja) | サ−マルヘッド及びその製造方法 | |
| JPH10315520A (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JP2004235209A (ja) | Icウエハ及びそれを用いたフリップチップ型icの製造方法 | |
| JPH05226385A (ja) | 半導体装置の実装方法 | |
| JP2661158B2 (ja) | リードパターンの形成方法 | |
| JP2003103817A (ja) | サーマルヘッド | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JPH03193467A (ja) | サーマルヘッドの製造方法 | |
| JP2582999Y2 (ja) | サーマルヘッド | |
| JPS63107566A (ja) | サ−マルヘツド | |
| JPS60198761A (ja) | ろう付け方法 | |
| JP2002141643A (ja) | バンプ付電子部品の実装構造 | |
| JPS61244567A (ja) | サ−マルヘツド |