JPS58175191A - 超伝導材料素子を用いたメモリ回路装置及びその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は超伝導材料素子を使用したメモリ回路装噴及び
その駆動方法に関する。

超伝導材料素子としてジョセフソン素子が知られており
、従来よりこのジョセフソン素子を用いたｗｌにの型の
メモリ回路が提案されている。

！１図は従来の量子干渉型のメモリ回路を示し、この（
ロ）路は２個のジョセフソン素子１と２を４ンダクタン
ス８ど４とを介して連結して成る回路に、ゲート電流工
？とさらに磁界を制御するための制御電流工、（この場
合にはデータ電流工４．バイアス電流ＩＢ　、　エアド
レスを流工、）を流す回路がインダクタンス５と６．７
と８．９と１０とによって相互結合されていて、磁界と
ゲート電流とを変化させることにより、ジョセフソン素
子の磁束量子数が１又は２の状態をとって２値（”ｌ’
又は’ｏ”）の記憶状態を記録読出し出来るように構成
されている。

次に、この従来のメモリ回路に２値信号″′１″と”Ｏ
”Ｋ対応する情報を記憶させる原理を第３図に示すジョ
セフノンメモリ素子のし會い値特性図を用いて説明する
。

第２図において、横軸はメモリ素子の磁界を作る制御線
に流す制御域流工。（＝Ｉ工＋工８＋工、ｉ）をプロッ
トし及び縦軸には素子のゲート電流Ｉ。

をプロットして夫々示す。曲線Ｑ。で囲まれた領域１１
は磁束量子数が０、曲線Ｑ１で囲まれた領域１２は磁束
量子数が１の超伝導領域を夫々示す。

尚、この場合例えば磁束量子数が０と１の状、δを２値
信号の１″と＠０”に夫々対応させる。又素子には予め
バイアス電流工８を制御線ＫｆｔＬこの素子を内領域１
１及び１８の共通領域の第２図１８で示す点の状態にバ
イアスしておく。

この状態から′″ｌ　１１の信号を書込むためには、制
御線にマイナス方向の電流工、を流し℃素子の磁束量子
数が０になる領域１１０点１’４に動作点を移す。１１
″の書込み信号が消滅すると動作点は点１８に戻るけれ
ども磁束量子数は０のままである。

一方＠０”の信号を書込むためには、制御線にプラス方
向の電流工、を流して磁束量子数が１になる領域の点１
５に動作点を移す。この“０”の書込み信号が消滅する
と動作点は点１８に戻るけれども磁束量子数はＩＶｃ保
持されたままである。

次に＠１′の信号が記憶され℃いる状態でその読出しを
行なうためには、先ずゲート′置流工、を流し、これに
加えてＩｔ御線Ｌアドレス選択用のアドレス電流エアと
読出し・匿号としてのデータ電流工、を流して動作点を
点１３から点１６を経て点１７に移す。この時、素子の
磁束量子数はＯから１に転移するので素子の端子間には
電圧が発生し、この電圧を外部回路で取出して１′の信
号の読取りを行なう。他方″′０″の信号が記憶されて
いる状態では磁束量子数は転移せず、１のままであるの
で％素子の端子間には電圧は発生しないためθ″の信号
が読取られる。このようにしてジョセフソン素子のメモ
リ回路の動作が達成される。

上述した従来のメモリ回路は、信号″１″を読出すと素
子の磁束童子数は０かも１の状桔に変化したままであっ
て元の０の状態に戻らないため、破壊読出しメモリ回路
である。これがため、再書込みを行なうリセット回路を
備えたこの種のメモリ回路も提案されているが、その構
成はもとよりその動作も複雑となり、しかも動作速度も
遅くなるという欠点がある−９ さらに、この従来のメモリ回路では、これを作動させる
ために個別のバイアス電流工８を必要としているので、
アドレス電流エエ及びデータ電流工。用の制御線の外に
バイアス電流用の制御線を別個に必要とし、従って、メ
モリ回路の構造が複雑かつ大型となりまた製造工程も複
雑となるという欠点があった。

本発明はこれら従来のメモリ回路の欠点を除去するため
になされたものである。

従って本発明の目的は信号読出し後自動的に再書込み出
来る超伝導材料素子を用（・た非破壊メモリ回路装置を
提供することにある。

さらに、本発明の他の目的はエアドレスの選択されたメ
モリセルと選択されないメモリセルに、バイアス電流の
供給の有無を利用することによって構造を簡単にした非
破壊メモリ回路装置を提供することにある。

さらに本発明の他の目的は非破壊メモリ回路装置の駆動
方法を提供することにある。

この目的の達成を図るため、本発明によれば超伝導材料
素子の磁束童子数の取り得る各状態にそれぞれ割当てら
れた情報を記憶読出しするメモリ回路装置において、前
記情報を読出した時前記素子の磁束量子数の変化に起因
して前記素子の両膚子関に発生した電圧を利用して前記
磁束量子数を変化前の元の状態に戻すための磁界を作る
再書込み用制御線を備えることを特徴とする。

さらに、本発明によれば、超伝導材料素子の磁束量子数
の取り得る各状態にそれぞれ割当てられた情報を記憶読
出しするメモリ回路装置にお−・て、この情報の記憶読
出しのため、磁界を発生するＩアドレス信号用制御線と
、情報信号用制御線と、ゲート信号用導線とを備え、さ
らに前記情報を読出した時前記素子の磁束量子数の変化
に起因して前記素子の両端子間圧発生した電圧を利用し
て前記Ｓ東量子数を変化前の元の状態に戻すための磁界
を作る再書込み用制御線を備えるようにすることも出来
る。

さらに、本発明の記憶駆動方法によれば、制御線の作る
磁界とゲート電流とを変化させて情報に対応した超伝導
材料素子の磁束量子数の状態でメモリ回路装置に情報を
記憶するに当り、先ずｘアドレス信号用制御線Ｋｘアド
レスの選択の有無によりバイアス電流を供給したり又は
供給しなかったりして前記素子の動作点をいずれかの磁
束量子数を取り得る共通領域内の中間に存在するバイア
ス点に移すか又はそのままの状態におき； 次に、記憶されるべき情報に対応し℃、データ信号を情
報信号用制御線に供給して前記動作点を前記情報に対応
した磁束量子数の状態の領域に近い共通領域内の点に移
し；及び 次に書込み用ゲートを流をゲート信号用導線に供給して
前記動作点を前記情報に対応した前記磁束量子数の状態
の領琥に移すようになしたことを特徴とする。

さらｋ、本発明の読出し駆動方法によれば、制御線の作
る磁界とゲート電流とを変化させて情報に対応した超伝
導材料素子の磁束量子数の状態でメモリ回路装置圧記憶
され℃いる情報を読出しするに当り、 先ず、前記素子の動作点をいずれかの磁束量子数を取り
得る共通領域内の中間に存在するバイアス点Ｋｘアドレ
スの選択されていない信号用制御線にバイアス電流を流
してバイアスし、他方Ｘアドレスの選択された信号用制
御線にはバイアス電流を流さずに動作点を前記共通領域
内のバイアスされていない点のままにし；及び 次に、続出し用ゲー）を流をゲート信号用導線に供給し
て前記素子の動作点を前記共通領域外の一つの磁束量子
数の状合の領域へ移すようになしたことを特徴とする。

以下、第３図ないし第６図を参照して本発明の実施例に
つき説明すＳ。

第８図は本発明のメモリ回路の一実施例を示す回路図で
あり、１８及び１９はジョセフソン素子であって、それ
ぞれの一端をインダクタンスｓＯ及び２１を介して夫々
接続しく接続点８０とする）かつ他端を互いにｉ１！接
接続する（接続点８１とする）ことにより、いわゆるシ
ングル・カンタム・フラックス・メモリのループ回路を
形成している。

接続点８０にゲート電流Ｉ、として流すｙアドレス信号
電流エア用のゲート電流用導線Ｙと、所要に応じて流す
読出し信号電流工□用の導線Ｒとを個別に接続する。図
において又はＸアドレス信号電流■工用の制御線、Ｄは
データ信号電流■、用の制御線であり、これら制御信号
へ及び工。がそれぞれの制御線Ｘ及びＤを流れてそれぞ
れのインダクタンス２８．２４及び２５．２６と、ルー
プ回路のインダクタンス２０．２１とを介して素子１８
゜１９に誘導結合される。本発明においては、例えば、
このループ回路の接続点３０及び３１間に別の制御線Ｒ
Ｗを備える。この制御線ＲＷはメモリ回路を読出した時
に生ずる素子の磁束量子数の状態変化に起因して発生し
た電圧を検出し、この電圧を利用してこの制御線ＲＷに
電流を流し磁界を発生させ”よって素子の磁束骨子数を
読取り前の元の状ｇに戻すよう作用するものとする。こ
の制御線ＲＷに設けた抵抗を２７で示し、制御線の有す
るインダクタンスを２８．２９で示す。尚、制御線導線
とは電流を流し得るいわゆる導体を意味するものとする
。

次に第４図ｆａｌ〜Ｉｃ）を参照して第３図に示した本
発明の実施例の動作につ竹説明する。第４図ｆａ）〜ｆ
ａｔはそれぞれ素子のしきい値特性図であり、同図にお
いて横軸に素子の磁界を作る制御線ＤＫ流す制御電流工
　をプロットし及び縦軸に素子のゲート電流工？をプロ
ットして夫々示す。又曲線Ｑ。で囲まれた領域は磁束量
子数がＯの状態となる領域（例えば３２．４０で示す領
域）であり、曲線Ｑ０で囲まれた領域は磁束量子数が１
の状態となる領域（例えば３３．４１で示す領域）であ
る。

第４図ｆａｌは信号″′１″を書込む動作を説明するた
めの線図である。尚、この実施例ではメモリ素子の磁束
量子数が０と１の状態を２＠信号の１０”と″１′ｍＫ
対応させるものとする。今、図中の動作点（原点）Ｏか
ら信号１１″を書込む場合、先ずエアドレス信号電流Ｉ
Ｘ［より素子の動作点を８２と３８との共通領域内のは
ば中間に存在するバイアス点８４に移し、次ＶＣ書込む
べき１１”の信号に相当するデータ電流工、により動作
点を点８５に移し、さら［ｙアドレス電流工ｙＫよって
素子を磁束量子数１の領域ａ３内の点８６に遷移させ、
よつ℃素子の磁束量子数を１とする。その後、各信号電
流が消滅しても動作点は点Ｏに戻るが磁束量子数はｌの
状態に保持されて、＠１″の信号が記憶される。

次に第４図［ｂｌは０′の信号を臀込む動作図を示す。

同図において点３７及び点８８シ１量子数カー〇　ト１
１７）領域であり、エアドレスの選択されな（・メモリ
にはバイアス連流によって動作点を）くイアス点８りに
位置させているが、Ｘアドレスの選択されたメモリの動
作点は点Ｏのままでありさらに”θ″の信号に相当する
データ電流工、によつ℃動作点を点８８に移し、さらに
ｙアドレス電流工ｙによって動作点を磁束量子数がＯの
状態の点３９に瘤移させる。従って、各信号電流か消滅
した後も磁束量子数は０の状態に保持されて１０゜の信
号が配憶される。

次に、′″１″の信号の読出しの動作につ蛍第４図ｉｃ
ｌを参照して説明する。この場合にはＸアドレスの選択
されていないメモリはノ（イアスミ流によって動作点は
点４２に位置している＝また、エアドレスの選択された
メモリの動作点は点○のままであり、ｙアドレス電流工
、によってのみ、又を１所要に応じてはこのｙアドレス
電流と読取り電流Ｉ　との両者（いずれも読出し用ゲー
ト電流と称する）によって動作点を点０から点４８を経
℃点４４へと移す。この点へ４の存在する領域４θ＆１
量子数０の領域であり、素子シー、最初、量子数１の状
態に保持されていたのであるから、この量子数の変化に
より、素子の端子間すなわちループ回路の接続点８０及
び８１間に電圧−ｂｔ発生する。この電圧は第８図の制
御線ＰＷに加わりこれに基づし・て電流すなわち再書込
み電流が流れ、よってインダクタンス８８及び３９とル
ープ回路のインダクタンス３０及び！ｌとの誘導結合を
介して素子】８及び１９の磁束量子数を１の状ｔ！！に
戻す。

このように１本発明の超伝導材料素子を用いたメモリ回
路によれば、再書込み用制御線を備えているので、続出
し時に素子の磁束量子数が遷移した場合に、この遷移に
起因して生ずる電圧を利用して素子の量子数を自動的に
再び元の状態に遷移させることが出来、従って本発明メ
モリ回路は非破壊読出しメモリ回路とじ１機能する。こ
れがため、本発明メモリ回路は、従来のメモリ回路に比
べて演算速度の向上がはかれる他に、再書込み用のリセ
ット回路やタイミング調整用の回路等の諸口路を必要と
しないので、回路構成及び動作も著しく簡単化し、動作
の安定性や信頼性が大幅に改善されるという利点を有す
る。

さらに、本発明のメモリ回路によれば、ノ（イアス′鑞
流用の特別の制御線を備えていなく、エアドレスの選択
の有無によりバイアス相当用電流の供給の有無を対応さ
せているので、本発明メモリ回路を装置として構成する
場合、その構造が従来に比べて簡単かつ小型となり、製
造工程数も少なくて済むので製造容易かつ安価となし得
るという利益を賽する。

次に上述した本発明のメモリ回路装愛をメモリシステム
に適用する場合につき説明する。その説明に先立ち、本
発明のメモリ回路装置を第５図に示すように記号表示す
るものとする。すなわち、第５図ｆａ）は第８図に示し
た回路とほぼ同一の構成のメモリ回路を示し、導線Ｒを
省略している点が相違する。第５図ｆａ）において４Ｂ
と４１はジョセフソン素子、４８と４９はこの２つの素
子を結合するインダクタンス、５０，５１．５２及びｌ
ｓ８は素子に磁界を与えて制御するためのインダクタン
スである。さらに、５４は抵抗であり、５６とＦｌｆｌ
のインダクタンスと共に自動的に再書込みを行なう回路
を構成し、点５７と５８１ゲート電流の入力端子及び出
力端子、５９と６Ｑｔｉｘアドレス信号を加えるための
入力端子及び出力端子、６１と６２はデータの書込みを
行なうための入力端子及び出力端子である。この本発明
の基本メモリ回路を第５図ｆｂｌに記号表示して示す。

第６図ｆｂ）の端子６８と６４は第５図ｆａｌの５７と
Ｆｒ８に対応し、６５と６６は６７と６８に％Ｓ９と６
０は６１とｆ１２ｔｃ芙身対応する。

第６図は本発明メモリ回路を適用した計算機等のメモリ
システムの一実施例を示す線図で、図中本発明のメモリ
回路を記号表示しである。符号６９〜７７は第６図の記
号ｆｂｌを用いたジョセフソンメモリ素子、７８〜９１
はこのメモリシステムを構成する周辺回路のジョセフソ
ン・スイッチング素子、９２〜１０６および１１３−１
２０はこれらのジョセフソン素子に磁界を与えて素子を
電圧状態か超伝導状態かの何れかにもたらすための制御
用の結合インダクタンス、１０７〜１１４はジョセフソ
ン素子に流れる電流を調整する抵抗である。

第６図において１″の信号をメモリに書込む動作を説明
する。アドレスの選択はｙアドレス信号エアとエアドレ
ス信号エエが流れて素子８１゜８８．８１ｓのうち何れ
かの１つと、素子８フ。

８８　、　Ｆ２Ｏのうち何れかの１つを選択する。また
１”のデータはレジスタの１ビツトを構成する１対の素
子フ９と８０のうち７９のジョセフソン素子を電圧状態
にするのでその出力は素子９１の磁界制御用インダクタ
ンス１０１ｓとすべてのメモリ素子６９〜７７の磁界制
御線（第５図ｆｂ）の端子８７と６８との間）に正方向
に流れる。インダクタンス１０６を流れる書込み用信号
贈は１０５を流れる電流と逆方向であるため素子９１（
１スイツチングせずその両端には電圧は発生しな（・。

この結果、エア、′し′ス選択用素子８７〜８ｇの磁界
制御線のインダクタンス９６．９Ｂ、ｌ０ＩＩＣを１逆
方向電流が流れず、工ｘ信号電流によってエアドレスの
選択された素子の８７〜８９の（・スレ力）一つがスイ
ッチングしてメモリシステムの一つの行の素子の磁界制
御線に電流を流す。したう−ってメモリシステムの基本
素子のどれ力）１つにエエ電流、１ビに相当するデータ
電流およびＩ、電流０８つの電流が流れてその素子を磁
束量子数が１の状ＢＫさせ、メモリの′１″′の信号の
書込みが完了する。

θ″の書込み動作はまずアドレス信号電流工　と工　が
流れてアドレス選択を行なう。

　　　　ｘ ｙアドレスの選択はｇ″Ｉ′″の信号の書込みと同様に
素子８１，８８，８５の何れかを選択してシステムを構
成している何れかの行の一連のメモリ素子にゲート電流
を流す。ｏ″のデータはレジスタの一対の素子のうち８
ｏを電圧状ＷＫするのでその電圧により一方では全ての
素子６９〜フ７の磁界制御線に負方向の電流を流し、他
方インダクタンス１０ＦｉＫは１０６を流れる書込み信
号電流増と同方向の電流を流すので素子９１を電圧状態
にスイッチングさせる。さて、素子９１が電圧状態にな
ると素子８７，８８．８９の磁界制御線には負方向の電
流を流し、！アドレス信号が加えられた磁界制御線には
正方向の電流が流れるのでこれを打消してＩアドレス信
号が加えられた素子は電圧状態にスイッチングせず、χ
アドレス信号が加えられない素子は電圧状櫂になってそ
の素子が連結されているメモリシステムの各行の素子に
磁界−御電流を流す。この結果エア信号゛電流、工　信
号電流および”ｏ”に相当するデータ電流が流れた素子
は第４図Ｔｂ）で説明した動作原理にもとづいて磁束量
子数が００状態になり、′０″の書込みが完了する。

１１′″の信号の読出しを行なうには、アドレス選択電
１ｆｆｉＩア、エアと読出し信号電流工８を流す。

工□信号電流が流れると素子９ｏの磁界制御用インダク
タンス１０４に゛１流が流れて素子９０を電圧状態にス
イッチングさせ、素子８７，８８゜８９の磁界制御用イ
ンダクタンス９８，９９゜１０２にエエによる磁界ＶＩ
ｉ′制御用１を流と逆方向の電流を流す。このため工　
信号が加った素子は８７゜８８．８９のうち何れかの一
つが電圧状態にスイッチングせず、Ｉ　が加わらない素
子は電圧状態になる。他方工　信号と工、信号が加えら
れると８１と８２．８８と８４．８５と８６の直列に接
続された対のいずれかの対が電圧状態にスイッチングし
て端子電圧は１個の素子の２倍に近い電圧が発生してそ
れ忙相応した電流をメモリシステムの何れかの列の一連
のメモリ素子に電流を流す。

この結果、エア。エア、穐信号が加えられたメモリ素子
の一つは第４図ｆｃ）で説明したように磁束量子数は１
から０に遷移してその端子に電圧を発生する。この電圧
によりデータ読出し用レジスタの１つのビットを構成す
る素子７８の磁界制御用線の１つとして９２，９１．９
４のうちの倒れかのインダクタンスに電流を流して素子
７８を電圧状１１にスイッチングさせデータの読出しを
終わる。

他方、読出しの選択を受けた素子の磁束量子数は０の状
態になるが、第４図（ｃｌの動作原理が示すように素子
の両端に発生した電圧によって素子の磁界制御線に電流
を流して磁束量子数を１の状態に再書込木な行なう。こ
のようにしてｗｌ”の続出し動作と再書込みの動作を行
なうことができる。

以上のように、再書込みが自動的にできるジョセフソン
メモリシステムが制御線が少なく構造簡単でしかも低消
費心力、超嵩速動作で達成される。

本発明は上述した実施例にのみ限定されるものではなく
、多くの変形又は変更を行ない得ること明らかである。

例えば、本発明メモリ回路装置はジョセフソン素子が１
個の場合もとより素子が８個以上の場合にも適用できる
“こと明らかである。

さらに本発明は上述した一遜子干渉型メモリ回路以外の
メモリ回路にも適用出来ること明らかである。

さらに上述した例では、量子数状轢を０と１の２つの状
態としたが、本発明は８以上の複数の状態を利用して２
値信号又は８値以上の多値信号を記憶読取り出来るメモ
リ回路にも適用できること明らかである。

【図面の簡単な説明】

第１図は従来のメモリ回路な示す回路図、第２図は第１
図のメモリ回路の動作原理を説明するための線図、 第８図は本発明の超伝導材料素子を用いたメモリ回路装
置の一実施例を示す回路図、 第４図ｆａｌ〜ｆｃｌは第８図のメモリ回路装置の動作
原理を説明するための線図、 記号表示するための説明図、及び 第６図は本発明によりメモリ回路装置を適用し、たメモ
リシステムの一実施例を示す線図である。 １８．１９・・・超伝導材料素子（又はジョセフノン素
子）、 ２０．２］、２８〜２６・・・インダクタンス、２２．
２７・・・抵抗、８０．３１・・・接続点、Ｘ・・・Ｘ
アドレス信号電流用制御線、Ｙ・・・ｙアドレス信号電
流（又はゲート電流）用導線、Ｄ・・・データ信号電流
用制御線、Ｒ・・・書込み用導線、ＲＷ・・・再書込み
用制御線。 特許出願人　埼　玉　大　学　長 第１図 第２図 第３図 第４図 （ａ） 第５図 （ａ） （ｂ）

Claims (1)

1. 【特許請求の範囲】 Ｌ　超伝導材料素子の磁束量子数の取り得る各状態にそ
   れぞれ割当てられた情報を記憶読出しするメモリ回路装
   置忙おいて、前記情報を読出した時前記素子のｉ束量子
   数の変化に起因して前記素子の両端子間に発生した電圧
   を利用して前記磁束量子数を変化前の元の状態に戻すた
   めの磁界を作る再書込み用制御線を備えることを％微と
   する超伝導材料素子を用いたメモリ回路装置。 ム　超伝導材料素子の磁束量子数の敗り得る各状態にそ
   れぞれ割当てられた情報を記憶読出しするメモリ回路装
   置において、この情報の記憶読出しのため、磁界を発生
   するＸアドレス信号用制御線と、情報信号用制御線と、
   ゲート信号用導線とを備え、さらに前記情報を読出した
   時前記素子の磁束量子数の変化に起因して前記素子の両
   端子間に発生した電圧を利用して前記磁束量子数を変化
   前の元の状態に“戻すための磁界を作る再書込み用制御
   線を備えることを特徴とする超伝導材料素子を用いたメ
   モリ回路装置。 ＆　制御線の作る磁界とゲート電流とを変化させて情報
   に対応した超伝導材料素子の磁束量子数の状態でメモリ
   回路装置に情報を記憶するに当り、 先ずエアドレス信号用制御線にＸアドレスの選択の有無
   によりバイアス電流を供給したり又は供給しなかったり
   して前記素子の動作点をいずれかの磁束量子数を取り得
   る共通領域内の中間に存在するバイアス点に移すか又は
   そのままの状態におき； 次に、記憶されるべき情報に対応して、データ信号を情
   報信号用制御線に供給して前記動作点を前記情報に対応
   した磁束量子数の状態の領域に近い共通領域内の点に移
   し；及び次に書込み用ゲート電流をゲート信号用導線に
   供給して前記動作点を前記情報に対応した前記磁束量子
   数の状態の領域に移す ようになしたことを特徴とするメモリ回路の記憶駆動方
   法。 ４ｆＩｉＩＩ御線の作る磁界とゲー）ｉｔｆｉとを変化
   させて情報に対応した超伝導材料素子の磁束量子数の状
   態でメモリ回路装！ｆに記憶されている情報を読出しす
   るに当り、 先ず、前記素子の動作点をいずれかの磁束量子数を取り
   得る共通領域内の中間に存在するバイアス点にエアドレ
   スの選択されていない信号用＠曲線にバイアス電流を流
   してバイアスし、他方エアドレスの選択された信号用制
   御線にはバイアス電流を流さずに動作点を前記共通領域
   内のバイアスされていない点のままにし；及び 次に、読出（２用ゲート電流をゲート信号用導線に供給
   して前記素子□の動作点を前記共通領域外の一つの磁束
   量子数の状態の領域へ移すようになしたことを特徴とす
   るメモリ回路の