JPH05190692A - 層間絶縁層の形成方法 - Google Patents
層間絶縁層の形成方法Info
- Publication number
- JPH05190692A JPH05190692A JP4025873A JP2587392A JPH05190692A JP H05190692 A JPH05190692 A JP H05190692A JP 4025873 A JP4025873 A JP 4025873A JP 2587392 A JP2587392 A JP 2587392A JP H05190692 A JPH05190692 A JP H05190692A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating layer
- layer
- lead
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】下層に影響が少なく、半導体装置の微細化に対
処することができ、且つ工程が簡素化された層間絶縁層
の形成方法を提供する。また、本発明の方法での使用に
適した層間絶縁層を提供する。 【構成】本発明の層間絶縁層の形成方法は、半導体基板
上に形成した層間絶縁層の表面に鉛を含有させた後、該
層間絶縁層に紫外線を照射して層間絶縁層の鉛を含有し
た部分を加熱し、層間絶縁層をリフローさせることを特
徴とする。また、本発明の層間絶縁層は、１乃至１０ａ
ｔｏｍ％の鉛をイオン注入して成ることを特徴とする。
処することができ、且つ工程が簡素化された層間絶縁層
の形成方法を提供する。また、本発明の方法での使用に
適した層間絶縁層を提供する。 【構成】本発明の層間絶縁層の形成方法は、半導体基板
上に形成した層間絶縁層の表面に鉛を含有させた後、該
層間絶縁層に紫外線を照射して層間絶縁層の鉛を含有し
た部分を加熱し、層間絶縁層をリフローさせることを特
徴とする。また、本発明の層間絶縁層は、１乃至１０ａ
ｔｏｍ％の鉛をイオン注入して成ることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における層
間絶縁層の形成方法、更に詳しくは、層間絶縁層の平坦
化方法、及び本発明の形成方法での使用に適した層間絶
縁層に関する。
間絶縁層の形成方法、更に詳しくは、層間絶縁層の平坦
化方法、及び本発明の形成方法での使用に適した層間絶
縁層に関する。
【０００２】
【従来の技術】集積回路においては高集積化が進むにつ
れて多層化が進む傾向にある。多層構造になるに従い、
上層におけるパターン形成は、下層の凹凸あるいは段差
の影響を受けるために困難となる。従って、集積回路の
高密度化に伴い集積回路構造の平坦化を図ることは重要
な課題である。
れて多層化が進む傾向にある。多層構造になるに従い、
上層におけるパターン形成は、下層の凹凸あるいは段差
の影響を受けるために困難となる。従って、集積回路の
高密度化に伴い集積回路構造の平坦化を図ることは重要
な課題である。
【０００３】平坦化技術の１つにリフロー技術がある。
この技術は、例えば拡散層、シリサイド層や配線層が形
成された、段差あるいは凹凸を有する半導体基板（以
下、下層ともいう）の上に層間絶縁層を形成した後、層
間絶縁層に熱処理を施す技術であり、層間絶縁層をリフ
ローさせることによって下層表面の段差あるいは凹凸を
平坦化することができる。その後、かかる層間絶縁層の
上に、例えばアルミニウムから成る金属配線層等（以
下、上層ともいう）を形成すればよく、リフローされた
層間絶縁層によって下層表面の段差あるいは凹凸が吸収
される。通常、層間絶縁層には、ＢＰＳＧ、ＰＳＧ、Ａ
ｓＳＧ等のＳｉＯ2系のガラスが使用される。
この技術は、例えば拡散層、シリサイド層や配線層が形
成された、段差あるいは凹凸を有する半導体基板（以
下、下層ともいう）の上に層間絶縁層を形成した後、層
間絶縁層に熱処理を施す技術であり、層間絶縁層をリフ
ローさせることによって下層表面の段差あるいは凹凸を
平坦化することができる。その後、かかる層間絶縁層の
上に、例えばアルミニウムから成る金属配線層等（以
下、上層ともいう）を形成すればよく、リフローされた
層間絶縁層によって下層表面の段差あるいは凹凸が吸収
される。通常、層間絶縁層には、ＢＰＳＧ、ＰＳＧ、Ａ
ｓＳＧ等のＳｉＯ2系のガラスが使用される。
【０００４】
【発明が解決しようとする課題】層間絶縁層をリフロー
させるための熱処理は、ファーネスを使用して、通常８
５０゜Ｃ以上、３０分間あるいはそれ以上の時間に亙っ
て行われる。そのため、層間絶縁層だけでなく、半導体
基板も同様に加熱される。それ故、下層が拡散層の場
合、拡散層のＸjが深くなりトランジスタのソースドレ
インがパンチスルーするという問題が生じる。また、下
層がシリサイド層の場合、バリアメタルを通してリーク
が生じるという問題が生じる。ランプアニールによるリ
フローは、ファーネスを使用する場合よりも加熱時間は
短縮されるが、半導体基板自体が相当高温に加熱される
ため、ファーネスを使用した場合と同様の問題が生じ
る。
させるための熱処理は、ファーネスを使用して、通常８
５０゜Ｃ以上、３０分間あるいはそれ以上の時間に亙っ
て行われる。そのため、層間絶縁層だけでなく、半導体
基板も同様に加熱される。それ故、下層が拡散層の場
合、拡散層のＸjが深くなりトランジスタのソースドレ
インがパンチスルーするという問題が生じる。また、下
層がシリサイド層の場合、バリアメタルを通してリーク
が生じるという問題が生じる。ランプアニールによるリ
フローは、ファーネスを使用する場合よりも加熱時間は
短縮されるが、半導体基板自体が相当高温に加熱される
ため、ファーネスを使用した場合と同様の問題が生じ
る。
【０００５】また、層間絶縁層としてＢＰＳＧやＡｓＳ
Ｇを形成する際、通常、毒性のあるガスを使用するの
で、安全衛生上から好ましくない。
Ｇを形成する際、通常、毒性のあるガスを使用するの
で、安全衛生上から好ましくない。
【０００６】従って、本発明の目的は、下層に影響が少
なく、半導体装置の微細化に対処することができ、且つ
工程が簡素化された層間絶縁層の形成方法を提供するこ
とにある。また、本発明の別の目的は、かかる本発明の
方法での使用に適した層間絶縁層を提供することにあ
る。
なく、半導体装置の微細化に対処することができ、且つ
工程が簡素化された層間絶縁層の形成方法を提供するこ
とにある。また、本発明の別の目的は、かかる本発明の
方法での使用に適した層間絶縁層を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記の目的は、半導体基
板上に形成した層間絶縁層の表面に鉛を含有させた後、
該層間絶縁層に紫外線を照射して層間絶縁層の鉛を含有
した部分を加熱し、層間絶縁層をリフローさせることを
特徴とする本発明の層間絶縁層の形成方法によって達成
することができる。
板上に形成した層間絶縁層の表面に鉛を含有させた後、
該層間絶縁層に紫外線を照射して層間絶縁層の鉛を含有
した部分を加熱し、層間絶縁層をリフローさせることを
特徴とする本発明の層間絶縁層の形成方法によって達成
することができる。
【０００８】層間絶縁層の表面に鉛を含有させる手段と
して、イオン注入法を挙げることができる。紫外線は、
例えば２４８μｍ（ＫｒＦ）あるいはそれ以下の波長の
エキシマレーザによって発生させることが望ましい。エ
キシマレーザの光エネルギー密度、パルス幅、パルス間
隔は、使用する層間絶縁層の種類や厚さ、含有させる鉛
の濃度に依存するが、例えば、光エネルギー密度を、５
０ｍＪ乃至２Ｊ／ｃｍ2、パルス幅を１０乃至１００ｎ
秒、パルス間隔を５００乃至１ＰＰＳ（５００〜１Ｈ
ｚ）とすることができる。
して、イオン注入法を挙げることができる。紫外線は、
例えば２４８μｍ（ＫｒＦ）あるいはそれ以下の波長の
エキシマレーザによって発生させることが望ましい。エ
キシマレーザの光エネルギー密度、パルス幅、パルス間
隔は、使用する層間絶縁層の種類や厚さ、含有させる鉛
の濃度に依存するが、例えば、光エネルギー密度を、５
０ｍＪ乃至２Ｊ／ｃｍ2、パルス幅を１０乃至１００ｎ
秒、パルス間隔を５００乃至１ＰＰＳ（５００〜１Ｈ
ｚ）とすることができる。
【０００９】「層間絶縁層の表面」とは、層間絶縁層の
表面だけでなく、層間絶縁層の表面から或る深さの所、
例えば層間絶縁層の厚さの概ね１／２の所、までを意味
する。
表面だけでなく、層間絶縁層の表面から或る深さの所、
例えば層間絶縁層の厚さの概ね１／２の所、までを意味
する。
【００１０】層間絶縁層としては、鉛を含有させた層間
絶縁層の表面がリフローする紫外線照射条件の下で、鉛
を含有していない層間絶縁層がリフローしないような材
料であれば、如何なる材料をも使用することができる。
鉛を含有させる前の層間絶縁層としては、ＳｉＯ2、不
純物を多くは含まないＰＳＧ、ＢＳＧ、ＢＰＳＧ、ＳＯ
Ｇ、ＡｓＳＧ、ナイトライドＳＧ等を例示することがで
きるが、中でもＳｉＯ2の使用が好ましい。半導体基板
には、例えば拡散層、シリサイド層あるいは配線層を形
成することができる。
絶縁層の表面がリフローする紫外線照射条件の下で、鉛
を含有していない層間絶縁層がリフローしないような材
料であれば、如何なる材料をも使用することができる。
鉛を含有させる前の層間絶縁層としては、ＳｉＯ2、不
純物を多くは含まないＰＳＧ、ＢＳＧ、ＢＰＳＧ、ＳＯ
Ｇ、ＡｓＳＧ、ナイトライドＳＧ等を例示することがで
きるが、中でもＳｉＯ2の使用が好ましい。半導体基板
には、例えば拡散層、シリサイド層あるいは配線層を形
成することができる。
【００１１】本発明の層間絶縁層の形成方法での使用に
適した層間絶縁層は、１乃至１０ａｔｏｍ％の鉛をイオ
ン注入して成ることを特徴とする。
適した層間絶縁層は、１乃至１０ａｔｏｍ％の鉛をイオ
ン注入して成ることを特徴とする。
【００１２】
【作用】本発明の層間絶縁層の形成方法によれば、層間
絶縁層は鉛を含有しているので、図１に示すように、鉛
を約４ａｔｏｍ％含有した層間絶縁層（Ａ）は、鉛を含
有していない層間絶縁層（Ｂ）よりも紫外線をより多く
吸収する。尚、図１に示した層間絶縁層はＳｉＯ2から
成る。従って、鉛を含有した層間絶縁層に紫外線を照射
することによって、層間絶縁層の表面に近い側は加熱さ
れてリフローし平坦化するが、層間絶縁層の半導体基板
に近い側は加熱され難い。その結果、半導体基板は、層
間絶縁層のリフロー処理によって大きな影響を受けるこ
とがない。
絶縁層は鉛を含有しているので、図１に示すように、鉛
を約４ａｔｏｍ％含有した層間絶縁層（Ａ）は、鉛を含
有していない層間絶縁層（Ｂ）よりも紫外線をより多く
吸収する。尚、図１に示した層間絶縁層はＳｉＯ2から
成る。従って、鉛を含有した層間絶縁層に紫外線を照射
することによって、層間絶縁層の表面に近い側は加熱さ
れてリフローし平坦化するが、層間絶縁層の半導体基板
に近い側は加熱され難い。その結果、半導体基板は、層
間絶縁層のリフロー処理によって大きな影響を受けるこ
とがない。
【００１３】
【実施例】以下、好ましい実施例に基づき本発明の層間
絶縁層の形成方法を説明する。本実施例は、ソース／ド
レイン領域上に層間絶縁層を形成し、コンタクトホール
を設ける例である。
絶縁層の形成方法を説明する。本実施例は、ソース／ド
レイン領域上に層間絶縁層を形成し、コンタクトホール
を設ける例である。
【００１４】先ず、半導体基板上にゲート電極領域、及
びソース／ドレイン領域から成るトランジスタ部を従来
の方法で形成する。次に、その上にＳｉＯ2から成り厚
さ約４００ｎｍの層間絶縁層をＣＶＤ法にて形成する。
びソース／ドレイン領域から成るトランジスタ部を従来
の方法で形成する。次に、その上にＳｉＯ2から成り厚
さ約４００ｎｍの層間絶縁層をＣＶＤ法にて形成する。
【００１５】次に、本発明の特徴である層間絶縁層の表
面への鉛の含有工程を、イオン注入法にて実施する。飛
程距離（γP）を０．１μｍとするとき、以下の条件で
鉛イオンを層間絶縁層に注入することができる。 ドーズ量 ： ２×１０16／ｃｍ2 エネルギー： ３４０ｋｅＶ これによって、層間絶縁層の厚さの約１／２、即ち層間
絶縁層の表面から約２００ｎｍの深さの所まで、層間絶
縁層には鉛が含有される。また層間絶縁層全体の鉛含有
率は、約４ａｔｏｍ％である。
面への鉛の含有工程を、イオン注入法にて実施する。飛
程距離（γP）を０．１μｍとするとき、以下の条件で
鉛イオンを層間絶縁層に注入することができる。 ドーズ量 ： ２×１０16／ｃｍ2 エネルギー： ３４０ｋｅＶ これによって、層間絶縁層の厚さの約１／２、即ち層間
絶縁層の表面から約２００ｎｍの深さの所まで、層間絶
縁層には鉛が含有される。また層間絶縁層全体の鉛含有
率は、約４ａｔｏｍ％である。
【００１６】次に、２４８μｍ（ＫｒＦ）のエキシマレ
ーザを使用して層間絶縁層に紫外線を照射し、層間絶縁
層の鉛を含有した部分を加熱する。エキシマレーザの照
射条件を以下のようにすることができる。 光エネルギー密度：５００ｍＪ／ｃｍ2 パルス幅 ：４０ｎ秒 パルス間隔 ：２０ＰＰＳ これによって、層間絶縁層の鉛を含有した部分は軟化
し、リフローする。
ーザを使用して層間絶縁層に紫外線を照射し、層間絶縁
層の鉛を含有した部分を加熱する。エキシマレーザの照
射条件を以下のようにすることができる。 光エネルギー密度：５００ｍＪ／ｃｍ2 パルス幅 ：４０ｎ秒 パルス間隔 ：２０ＰＰＳ これによって、層間絶縁層の鉛を含有した部分は軟化
し、リフローする。
【００１７】レーザが照射される層間絶縁層の鉛を含有
した部分は相当高温となるが、層間絶縁層の半導体基板
に近い領域はさほど加熱されず、半導体基板自体は殆ど
加熱されないか加熱されても低温である。レーザ照射時
の層間絶縁層全体の温度は平均的には６００〜７５０゜
Ｃである。鉛を含有していない層間絶縁層を使用する場
合、ファーネス方式のリフロー処理においては、層間絶
縁層だけでなく半導体基板も８５０゜Ｃ以上に加熱され
る。従って、本発明の方法においては、リフロー処理時
の層間絶縁層の温度を少なくとも１００゜Ｃ、下げるこ
とができる。
した部分は相当高温となるが、層間絶縁層の半導体基板
に近い領域はさほど加熱されず、半導体基板自体は殆ど
加熱されないか加熱されても低温である。レーザ照射時
の層間絶縁層全体の温度は平均的には６００〜７５０゜
Ｃである。鉛を含有していない層間絶縁層を使用する場
合、ファーネス方式のリフロー処理においては、層間絶
縁層だけでなく半導体基板も８５０゜Ｃ以上に加熱され
る。従って、本発明の方法においては、リフロー処理時
の層間絶縁層の温度を少なくとも１００゜Ｃ、下げるこ
とができる。
【００１８】次いで、従来の方法によって、層間絶縁層
にコンタクトホールを形成し、層間絶縁層の表面及びコ
ンタクトホール内にアルミニウムを蒸着して、配線層を
形成する。
にコンタクトホールを形成し、層間絶縁層の表面及びコ
ンタクトホール内にアルミニウムを蒸着して、配線層を
形成する。
【００１９】本発明を好ましい実施例に基づき説明した
が、本発明はこの実施例に限定されるものではない。実
施例にて説明した各工程における条件は適宜変更するこ
とができる。本発明の層間絶縁層の形成方法は、層間絶
縁層の平坦化処理を必要とする如何なる工程にも適用す
ることができる。
が、本発明はこの実施例に限定されるものではない。実
施例にて説明した各工程における条件は適宜変更するこ
とができる。本発明の層間絶縁層の形成方法は、層間絶
縁層の平坦化処理を必要とする如何なる工程にも適用す
ることができる。
【００２０】例えば、４層ポリシリコン構造を有する４
ＭビットＤＲＡＭの製造工程に本発明の方法を適用する
ことができる。このＤＲＡＭには、公知の工程によっ
て、第１層のポリシリコン層にはワード線であるところ
の転送トランジスタ部が形成され、第２層のポリシリコ
ン層にはキャパシタの電荷蓄積電極が形成され、第３層
のポリシリコン層にはプレート電極が形成される。この
第３層のポリシリコン層の上にＳｉＯ2から成る第１の
層間絶縁層を形成する。
ＭビットＤＲＡＭの製造工程に本発明の方法を適用する
ことができる。このＤＲＡＭには、公知の工程によっ
て、第１層のポリシリコン層にはワード線であるところ
の転送トランジスタ部が形成され、第２層のポリシリコ
ン層にはキャパシタの電荷蓄積電極が形成され、第３層
のポリシリコン層にはプレート電極が形成される。この
第３層のポリシリコン層の上にＳｉＯ2から成る第１の
層間絶縁層を形成する。
【００２１】次に、実施例にて説明したと同様の条件に
て、鉛のイオン注入処理を第１の層間絶縁層に施した後
エキシマレーザを使用して紫外線を層間絶縁層に照射し
て層間絶縁層の鉛を含有した部分を加熱し、第１の層間
絶縁層をリフローさせる。
て、鉛のイオン注入処理を第１の層間絶縁層に施した後
エキシマレーザを使用して紫外線を層間絶縁層に照射し
て層間絶縁層の鉛を含有した部分を加熱し、第１の層間
絶縁層をリフローさせる。
【００２２】その後、第１の層間絶縁層を貫通してビッ
ト線のコンタクトホールを拡散層に達するように開孔す
る。続いて第４層のポリシリコン層を第１の層間絶縁層
上に形成し、その後、第４層のポリシリコン層をＲＩＥ
法にてパターニングしてビット線を形成する。次に、こ
の第４層のポリシリコン層の上に、ＣＶＤ法によってＳ
ｉＯ2から成る第２の層間絶縁層を形成する。第１の層
間絶縁層と同様にして第２の層間絶縁層を平坦化する。
その後、アルミニウム電極を形成して４ＭビットＤＲＡ
Ｍを完成させる。
ト線のコンタクトホールを拡散層に達するように開孔す
る。続いて第４層のポリシリコン層を第１の層間絶縁層
上に形成し、その後、第４層のポリシリコン層をＲＩＥ
法にてパターニングしてビット線を形成する。次に、こ
の第４層のポリシリコン層の上に、ＣＶＤ法によってＳ
ｉＯ2から成る第２の層間絶縁層を形成する。第１の層
間絶縁層と同様にして第２の層間絶縁層を平坦化する。
その後、アルミニウム電極を形成して４ＭビットＤＲＡ
Ｍを完成させる。
【００２３】本発明の方法をＳＲＡＭの製造工程に適用
することもできる。ＳＲＡＭにおいても４層ポリシリコ
ン化の傾向にある。即ち、第１層のポリシリコン層にト
ランジスタのゲート電極を形成し、第２層のポリシリコ
ン層にＶss配線を形成し、第３及び第４層のポリシリコ
ン層にＴＦＴトランジスタを形成する。この場合、第２
層のポリシリコン層の上にＳｉＯ2から成る層間絶縁層
を形成する。
することもできる。ＳＲＡＭにおいても４層ポリシリコ
ン化の傾向にある。即ち、第１層のポリシリコン層にト
ランジスタのゲート電極を形成し、第２層のポリシリコ
ン層にＶss配線を形成し、第３及び第４層のポリシリコ
ン層にＴＦＴトランジスタを形成する。この場合、第２
層のポリシリコン層の上にＳｉＯ2から成る層間絶縁層
を形成する。
【００２４】そして、実施例にて説明したと同様の条件
にて、鉛のイオン注入処理を層間絶縁層に施した後エキ
シマレーザを使用して紫外線を層間絶縁層に照射して層
間絶縁層の鉛を含有した部分を加熱し、層間絶縁層をリ
フローさせる。
にて、鉛のイオン注入処理を層間絶縁層に施した後エキ
シマレーザを使用して紫外線を層間絶縁層に照射して層
間絶縁層の鉛を含有した部分を加熱し、層間絶縁層をリ
フローさせる。
【００２５】その後、層間絶縁層の上に第３層と第４層
のポリシリコン層を形成してＴＦＴトランジスタを形成
し、通常の工程を経てＳＲＡＭを完成させる。
のポリシリコン層を形成してＴＦＴトランジスタを形成
し、通常の工程を経てＳＲＡＭを完成させる。
【００２６】
【発明の効果】本発明の層間絶縁層の形成方法において
は、層間絶縁層の表面に近い部分のみが加熱されリフロ
ーする。従って、リフロー処理が下地である半導体基板
に与える影響を低減することができ、高密度化された微
細な半導体装置を製造することが可能となる。また、イ
オン注入及び紫外線照射という工程を採用しているの
で、プロセスが簡素化され、スループットが大きくな
る。特に、エキシマレーザを使用することにより、リフ
ロー工程をステップ アンド リピート法にて１チップ
毎に行うことができ、半導体装置の量産化に寄与するこ
とができる。更に、層間絶縁層が鉛を含有しているの
で、半導体装置の耐放射線力が大きくなり、半導体装置
の信頼性が向上する。
は、層間絶縁層の表面に近い部分のみが加熱されリフロ
ーする。従って、リフロー処理が下地である半導体基板
に与える影響を低減することができ、高密度化された微
細な半導体装置を製造することが可能となる。また、イ
オン注入及び紫外線照射という工程を採用しているの
で、プロセスが簡素化され、スループットが大きくな
る。特に、エキシマレーザを使用することにより、リフ
ロー工程をステップ アンド リピート法にて１チップ
毎に行うことができ、半導体装置の量産化に寄与するこ
とができる。更に、層間絶縁層が鉛を含有しているの
で、半導体装置の耐放射線力が大きくなり、半導体装置
の信頼性が向上する。
【図１】鉛を約４ａｔｏｍ％含有している層間絶縁層
（Ａ）と、鉛を含有していない層間絶縁層（Ｂ）の紫外
線透過率を示す図である。
（Ａ）と、鉛を含有していない層間絶縁層（Ｂ）の紫外
線透過率を示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31
Claims (2)
- 【請求項１】半導体基板上に形成した層間絶縁層の表面
に鉛を含有させた後、該層間絶縁層に紫外線を照射して
層間絶縁層の鉛を含有した部分を加熱し、層間絶縁層を
リフローさせることを特徴とする層間絶縁層の形成方
法。 - 【請求項２】１乃至１０ａｔｏｍ％の鉛をイオン注入し
て成ることを特徴とする層間絶縁層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02587392A JP3211326B2 (ja) | 1992-01-17 | 1992-01-17 | 層間絶縁層及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02587392A JP3211326B2 (ja) | 1992-01-17 | 1992-01-17 | 層間絶縁層及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190692A true JPH05190692A (ja) | 1993-07-30 |
| JP3211326B2 JP3211326B2 (ja) | 2001-09-25 |
Family
ID=12177911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02587392A Expired - Fee Related JP3211326B2 (ja) | 1992-01-17 | 1992-01-17 | 層間絶縁層及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211326B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128809A (ja) * | 1983-01-13 | 1984-07-25 | Toshiba Corp | 弾性表面波素子の製造方法 |
| JPS61277175A (ja) * | 1985-05-31 | 1986-12-08 | 川口金属工業株式会社 | 差込形コネクタ− |
-
1992
- 1992-01-17 JP JP02587392A patent/JP3211326B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128809A (ja) * | 1983-01-13 | 1984-07-25 | Toshiba Corp | 弾性表面波素子の製造方法 |
| JPS61277175A (ja) * | 1985-05-31 | 1986-12-08 | 川口金属工業株式会社 | 差込形コネクタ− |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3211326B2 (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405804A (en) | Method of manufacturing a semiconductor device by laser annealing a metal layer through an insulator | |
| US7605064B2 (en) | Selective laser annealing of semiconductor material | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| JP2002118078A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6638861B1 (en) | Method of eliminating voids in W plugs | |
| JP4058231B2 (ja) | 半導体装置の製造方法 | |
| US7872327B2 (en) | Semiconductor integrated circuit device and method of producing the same | |
| JP3211326B2 (ja) | 層間絶縁層及びその形成方法 | |
| US6900121B1 (en) | Laser thermal annealing to eliminate oxide voiding | |
| US6346448B1 (en) | Method of manufacturing a semiconductor device | |
| KR100190073B1 (ko) | 플럭 이온주입을 이용한 반도체장치 및 그 제조방법 | |
| TWI222704B (en) | Method for forming interlayer dielectric layer and method of preventing contact defects | |
| JP2575106B2 (ja) | 半導体装置の製造方法 | |
| EP0329569B1 (en) | Semiconductor device with a thin insulating film | |
| JPH02125449A (ja) | 半導体装置の製造方法 | |
| US6294435B1 (en) | Method of reducing word line resistance and contact resistance | |
| KR20040001855A (ko) | 수소배리어막을 구비한 메모리소자의 제조 방법 | |
| JPH0567606A (ja) | 半導体装置の製造方法 | |
| JP3470325B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| JPH03283620A (ja) | 半導体装置 | |
| JP2591733B2 (ja) | 半導体装置の製造方法 | |
| JP2853143B2 (ja) | 半導体装置の製造方法 | |
| JPH0499385A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR101090462B1 (ko) | 반도체 소자의 이중 게이트 형성 방법 | |
| JP3077804B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |