JPH0520773B2 - - Google Patents
Info
- Publication number
- JPH0520773B2 JPH0520773B2 JP57170613A JP17061382A JPH0520773B2 JP H0520773 B2 JPH0520773 B2 JP H0520773B2 JP 57170613 A JP57170613 A JP 57170613A JP 17061382 A JP17061382 A JP 17061382A JP H0520773 B2 JPH0520773 B2 JP H0520773B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- stack
- return
- jump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
- G06F9/4486—Formation of subprogram jump address
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、スタツク動作テストを簡単に行なえ
る機構を具えたマイクロプロセツサに関する。
る機構を具えたマイクロプロセツサに関する。
近年マイクロコンピユータの普及は急速に進
み、その利用範囲はあらゆる産業分野に及んでい
る。このマイクロコンピユータの主構成要素であ
るマイクロプロセツサは、第１図に示すように構
成され、マイクロプログラムカウンタ（以下PC
と略す）２がアドレスバス３を介して指定するア
ドレスの命令をマイクロプログラムメモリ（以下
ROMと略す）４から抽出し命令レジスタ５に一
時格納する。命令レジスタ５は、前記格納された
命令にもとづき、実行回路６を駆動させることに
より、この命令は実行される。例えば、この命令
が外部装置に出力する命令であれば、実行回路６
からデータバス８を介して制御信号が送られ、デ
ータレジスタ９を制御すると共に所定の外部装置
へ出力された。
み、その利用範囲はあらゆる産業分野に及んでい
る。このマイクロコンピユータの主構成要素であ
るマイクロプロセツサは、第１図に示すように構
成され、マイクロプログラムカウンタ（以下PC
と略す）２がアドレスバス３を介して指定するア
ドレスの命令をマイクロプログラムメモリ（以下
ROMと略す）４から抽出し命令レジスタ５に一
時格納する。命令レジスタ５は、前記格納された
命令にもとづき、実行回路６を駆動させることに
より、この命令は実行される。例えば、この命令
が外部装置に出力する命令であれば、実行回路６
からデータバス８を介して制御信号が送られ、デ
ータレジスタ９を制御すると共に所定の外部装置
へ出力された。
このように与えられるプログラムは命令を１つ
１つ順序よく実行することにより処理されるが、
このプログラムが所定のアドレスレへジヤンプせ
よという命令、例えばサブルーチンジヤンプ命令
を有したものであつた場合、PC２はこのサブル
ーチンジヤンプ命令が実行され該実行終了後に戻
るべきメインルーチンのアドレスデータをスタツ
ク１に出力して記憶させる。その後、サブルーチ
ンの指定されたアドレスへジヤンプし該サブルー
チンの命令を順次実行し該サブルーチン命令の実
行が終了すると前記PC２はスタツク１から、サ
ブルーチンへジヤンプする時に格納しておいた戻
るべきアドレスのアドレスデータを読みとり、該
読みとつたアドレスデータをPOM４に指定し、
このアドレスの命令を実行するとともにこの命令
以後のメインルーチンの命令を順次実行していく
ものであつた。ところで前述したようにプログラ
ムの命令を順次実行していく上でサブルーチンジ
ヤンプ命令に従つた命令を実行した後、指定され
た戻り先すなわちスタツク１に格納されたアドレ
スに確実に戻ることは重要なことであり、このた
めスタツク１に格納されたアドレスが正常なプロ
グラムに即したものであるかどうかのテストを行
うことが必要とされていた。
１つ順序よく実行することにより処理されるが、
このプログラムが所定のアドレスレへジヤンプせ
よという命令、例えばサブルーチンジヤンプ命令
を有したものであつた場合、PC２はこのサブル
ーチンジヤンプ命令が実行され該実行終了後に戻
るべきメインルーチンのアドレスデータをスタツ
ク１に出力して記憶させる。その後、サブルーチ
ンの指定されたアドレスへジヤンプし該サブルー
チンの命令を順次実行し該サブルーチン命令の実
行が終了すると前記PC２はスタツク１から、サ
ブルーチンへジヤンプする時に格納しておいた戻
るべきアドレスのアドレスデータを読みとり、該
読みとつたアドレスデータをPOM４に指定し、
このアドレスの命令を実行するとともにこの命令
以後のメインルーチンの命令を順次実行していく
ものであつた。ところで前述したようにプログラ
ムの命令を順次実行していく上でサブルーチンジ
ヤンプ命令に従つた命令を実行した後、指定され
た戻り先すなわちスタツク１に格納されたアドレ
スに確実に戻ることは重要なことであり、このた
めスタツク１に格納されたアドレスが正常なプロ
グラムに即したものであるかどうかのテストを行
うことが必要とされていた。
従来のこのようなスタツク動作テストは第２図
に示すサブルーチンジヤンプ命令を有したプログ
ラムを実行する場合以下に示すように行われてい
た。すなわち第２図に示すプログラムはメインル
ーチンのアドレス１００から命令実行を開始しア
ドレス１０３の命令を実行することによりアドレ
ス５００からのサブルーチン命令にジヤンプしア
ドレス５００からのサブルーチン命令をアドレス
５０５まで順次実行してゆく。そしてアドレス５
０５の命令を実行することによつてメインルーチ
ンのアドレス１０４にリターンし、該アドレス１
０４の命令を実行した後順次１０５，１０６……
の命令を実行せよという意味の命令である。そこ
でマイクロプロセツサはアドレス１００から上述
した方法によつて命令の実行を開始し命令の実行
がアドレス１０３に至ると、PC２はROM４にこ
のアドレス１０３を指定する。この１０３の命令
がアドレス５００へジヤンプせよという命令であ
ることからPC２は飛び先であるサブルーチンの
アドレス５００の検索を開始するとともに、サブ
ルーチンがアドレス５００〜５０５まで実行され
た後戻るべきメインルーチンのアドレス１０４を
スタツク１に送出しこれを格納させた後検索して
いた飛び先のアドレス５００へ所定の動作により
ジヤンプする。その後、５００から順次命令を実
行してゆきPC２からROM４に対してアドレス５
０５が指定されると、このアドレス５０５の命令
を命令レジスタ５に格納するとともにこの命令の
内容を解読する。この時アドレス５０５の命令が
１０４へリターンせよという命令であることから
実行回路６は制御線７を介してPO２に制御信号
を送出する。そこで、PC２はサブルーチンへジ
ヤンプする時に戻り先のアドレスとしてスタツク
１に格納させていたアドレス１０４を該スタツク
１から読み出し、このアドレス１０４をアドレス
バス３を介してROM４に指定する。その後、
ROM４でこの命令をデータフエツチし命令レジ
スタ５にとりこみこのとりこまれた命令の内容に
もづいて実行回路６から制御信号を送出しデータ
バス８、データレジスタ９を介して前記アドレス
１０４の命令を実行させる。ここで、データレジ
スタ９はこの実行された動作がスタツク１に格納
されていたアドレスの命令によるものであれば外
部端子９１から１を出力し、そうでない場合外部
端子９０から０を出力する。上述したようにこの
アドレス１０４はサブルーチンへジヤンプする前
にスタツク１に格納しておいたアドレスであり、
従来のスタツク動作テストはこのアドレス１０４
の命令を実行させ、その実行結果に応じてスタツ
ク１に格納されたアドレスデータを確認するとい
う方法により行なわれていた。
に示すサブルーチンジヤンプ命令を有したプログ
ラムを実行する場合以下に示すように行われてい
た。すなわち第２図に示すプログラムはメインル
ーチンのアドレス１００から命令実行を開始しア
ドレス１０３の命令を実行することによりアドレ
ス５００からのサブルーチン命令にジヤンプしア
ドレス５００からのサブルーチン命令をアドレス
５０５まで順次実行してゆく。そしてアドレス５
０５の命令を実行することによつてメインルーチ
ンのアドレス１０４にリターンし、該アドレス１
０４の命令を実行した後順次１０５，１０６……
の命令を実行せよという意味の命令である。そこ
でマイクロプロセツサはアドレス１００から上述
した方法によつて命令の実行を開始し命令の実行
がアドレス１０３に至ると、PC２はROM４にこ
のアドレス１０３を指定する。この１０３の命令
がアドレス５００へジヤンプせよという命令であ
ることからPC２は飛び先であるサブルーチンの
アドレス５００の検索を開始するとともに、サブ
ルーチンがアドレス５００〜５０５まで実行され
た後戻るべきメインルーチンのアドレス１０４を
スタツク１に送出しこれを格納させた後検索して
いた飛び先のアドレス５００へ所定の動作により
ジヤンプする。その後、５００から順次命令を実
行してゆきPC２からROM４に対してアドレス５
０５が指定されると、このアドレス５０５の命令
を命令レジスタ５に格納するとともにこの命令の
内容を解読する。この時アドレス５０５の命令が
１０４へリターンせよという命令であることから
実行回路６は制御線７を介してPO２に制御信号
を送出する。そこで、PC２はサブルーチンへジ
ヤンプする時に戻り先のアドレスとしてスタツク
１に格納させていたアドレス１０４を該スタツク
１から読み出し、このアドレス１０４をアドレス
バス３を介してROM４に指定する。その後、
ROM４でこの命令をデータフエツチし命令レジ
スタ５にとりこみこのとりこまれた命令の内容に
もづいて実行回路６から制御信号を送出しデータ
バス８、データレジスタ９を介して前記アドレス
１０４の命令を実行させる。ここで、データレジ
スタ９はこの実行された動作がスタツク１に格納
されていたアドレスの命令によるものであれば外
部端子９１から１を出力し、そうでない場合外部
端子９０から０を出力する。上述したようにこの
アドレス１０４はサブルーチンへジヤンプする前
にスタツク１に格納しておいたアドレスであり、
従来のスタツク動作テストはこのアドレス１０４
の命令を実行させ、その実行結果に応じてスタツ
ク１に格納されたアドレスデータを確認するとい
う方法により行なわれていた。
かかる従来のマイクロプロセツサによればスタ
ツク動作テストを行う場合にスタツク１に格納さ
れたアドレスを外部へ取り出す径路がなく、スタ
ツク１の内容はマイクロプログラムカウンタ２を
通してマイクロプログラムメモリ４のアドレス指
定用に使用されるだけであり、このアドレスの命
令を実行させなければ前記スタツク１の内容が判
断できずさらに実行回路６の実行結果がスタツク
１に格納されていたアドレスの命令によるものか
どうかの解析をしなければならなかつた。このた
めその解析ができるだけ簡便に処理できるように
テストプログラム中にプツシユ命令やリターン命
令を盛りこむとか、あるいはスタツク１に格納さ
れていたアドレスの命令による正常な動作がなさ
れた時に外部接続端子を例えば０から１に変化さ
せる等の処理を行う負荷装置が必要になるという
欠点があつた。
ツク動作テストを行う場合にスタツク１に格納さ
れたアドレスを外部へ取り出す径路がなく、スタ
ツク１の内容はマイクロプログラムカウンタ２を
通してマイクロプログラムメモリ４のアドレス指
定用に使用されるだけであり、このアドレスの命
令を実行させなければ前記スタツク１の内容が判
断できずさらに実行回路６の実行結果がスタツク
１に格納されていたアドレスの命令によるものか
どうかの解析をしなければならなかつた。このた
めその解析ができるだけ簡便に処理できるように
テストプログラム中にプツシユ命令やリターン命
令を盛りこむとか、あるいはスタツク１に格納さ
れていたアドレスの命令による正常な動作がなさ
れた時に外部接続端子を例えば０から１に変化さ
せる等の処理を行う負荷装置が必要になるという
欠点があつた。
本発明はかかる従来の欠点を除去するためにな
されたものであり、上述したスタツク動作の良否
を判定する負荷装置が不用でありテストプログラ
ムに対する種々の配慮を低減することができ、か
つスタツクに格納されたデータのテストが簡単に
行なえる機構を具えたマイクロプロセツサを提供
することをその目的とする。
されたものであり、上述したスタツク動作の良否
を判定する負荷装置が不用でありテストプログラ
ムに対する種々の配慮を低減することができ、か
つスタツクに格納されたデータのテストが簡単に
行なえる機構を具えたマイクロプロセツサを提供
することをその目的とする。
本発明においては、マイクロプログラムカウン
タまたはスタツクと出力データレジスタに接続さ
れるデータバスとの間に前記スタツクに格納され
ている戻り先アドレスを前記出力データレジスタ
に直接転送するためのパスラインを設けている。
そしてプログラムメモリの所定のアドレスＮに格
納したリターン＆転送命令を実行させリターン命
令によつて前記スタツクに格納される戻り先アド
レスを前記パスライン上に出力し、前記転送命令
によつて前記パスライン中に構成されるゲート回
路を開放させ前記スタツクに格納される戻り先ア
ドレスを出力レジスタに直接取りこんで監視する
ことで上記目的を達している。
タまたはスタツクと出力データレジスタに接続さ
れるデータバスとの間に前記スタツクに格納され
ている戻り先アドレスを前記出力データレジスタ
に直接転送するためのパスラインを設けている。
そしてプログラムメモリの所定のアドレスＮに格
納したリターン＆転送命令を実行させリターン命
令によつて前記スタツクに格納される戻り先アド
レスを前記パスライン上に出力し、前記転送命令
によつて前記パスライン中に構成されるゲート回
路を開放させ前記スタツクに格納される戻り先ア
ドレスを出力レジスタに直接取りこんで監視する
ことで上記目的を達している。
以下本発明の実施例を添付図面にもとづき詳細
に説明する。第３図は本発明の一実施例を示すマ
イクロプロセツサのブロツク図でありPC２と
ROM４の間のアドレスバス３とデータレジスタ
間にはスタツク１に格納されたアドレスデータを
転送させるためのパスライン１１が設けられ、さ
らにこのパスライン１１には所定の命令によつて
開閉されるゲート回路１０が設けられている。
に説明する。第３図は本発明の一実施例を示すマ
イクロプロセツサのブロツク図でありPC２と
ROM４の間のアドレスバス３とデータレジスタ
間にはスタツク１に格納されたアドレスデータを
転送させるためのパスライン１１が設けられ、さ
らにこのパスライン１１には所定の命令によつて
開閉されるゲート回路１０が設けられている。
また、第４図は第３図に示すマイクロプロセツ
サにおけるスタツク動作テストに用いるテストプ
ログラムの一例を示すものである。今マイクロプ
ロセツサに命令実行の指示が与えられるとPC２
はROM４にアドレス１００を指定しこのアドレ
ス１００からの命令を上述した方法により順次実
行する。PC２がROM４に対しアドレス１０３を
指定すると、このアドレス１０３の命令内容が命
令レジスタに格納されその判別が行なわれる。こ
のアドレス１０３の命令内容はサブルーチンのア
ドレス５００へジヤンプせよと命令であることか
ら前記PC２は、とび先であるサブルーチンのア
ドレス５００の検索を開始するとともに、該サブ
ルーチン命令実行終了後に戻るべきアドレスであ
るメインルーチンのアドレス１０４をスタツク１
に送出し、該アドレス１０４をスタツク１に格納
し、その後検索していたサブルーチンのアドレス
５００へジヤンプする。その後サブルーチン５０
０からの命令が順次実行され、PC２からROM４
にアドレス５０５が指定されるとROM４がデー
タフエツチを行いこのアドレス５０５の命令が命
令レジスタ５に格納されこの命令の内容によつて
実行回路６を駆動する。第４図からも明らかなよ
うにこの命令は、アドレス１０４へリターンしか
つPC２の出力をデータレジスタ９へ転送せよと
いう命令であることから実行回路６はPC２に対
して制御信号線７を介してこの旨の制御信号を送
出し所定の制御を行う。ここでPC２はアドレス
５０５のアドレス１０４へリターンせよという命
令によりサブルーチンへジヤンプする前にスタツ
ク１に格納しておいた、該サブルーチン命令実行
後に行なわれる命令が格納された戻り先アドレス
１０４を該スタツク１から読みとる。そして引き
続きアドレス１０４からの命令を実行させるべく
アドレスバス３を介してROM４にこのアドレス
１０４をアドレスバス３に出力する。これと同時
にアドレス５０５のPC２の出力をデータレジス
タ９に転送せよという命令によりゲート回路１０
が開放される。このため前記PC２の出力すなわ
ちスタツク１に格納されていた戻り先アドレスデ
ータ１０４はアドレスバス３、パスライン１１ゲ
ート回路１０、データバス８を介してデータレジ
スタ９に取り込まれる。
サにおけるスタツク動作テストに用いるテストプ
ログラムの一例を示すものである。今マイクロプ
ロセツサに命令実行の指示が与えられるとPC２
はROM４にアドレス１００を指定しこのアドレ
ス１００からの命令を上述した方法により順次実
行する。PC２がROM４に対しアドレス１０３を
指定すると、このアドレス１０３の命令内容が命
令レジスタに格納されその判別が行なわれる。こ
のアドレス１０３の命令内容はサブルーチンのア
ドレス５００へジヤンプせよと命令であることか
ら前記PC２は、とび先であるサブルーチンのア
ドレス５００の検索を開始するとともに、該サブ
ルーチン命令実行終了後に戻るべきアドレスであ
るメインルーチンのアドレス１０４をスタツク１
に送出し、該アドレス１０４をスタツク１に格納
し、その後検索していたサブルーチンのアドレス
５００へジヤンプする。その後サブルーチン５０
０からの命令が順次実行され、PC２からROM４
にアドレス５０５が指定されるとROM４がデー
タフエツチを行いこのアドレス５０５の命令が命
令レジスタ５に格納されこの命令の内容によつて
実行回路６を駆動する。第４図からも明らかなよ
うにこの命令は、アドレス１０４へリターンしか
つPC２の出力をデータレジスタ９へ転送せよと
いう命令であることから実行回路６はPC２に対
して制御信号線７を介してこの旨の制御信号を送
出し所定の制御を行う。ここでPC２はアドレス
５０５のアドレス１０４へリターンせよという命
令によりサブルーチンへジヤンプする前にスタツ
ク１に格納しておいた、該サブルーチン命令実行
後に行なわれる命令が格納された戻り先アドレス
１０４を該スタツク１から読みとる。そして引き
続きアドレス１０４からの命令を実行させるべく
アドレスバス３を介してROM４にこのアドレス
１０４をアドレスバス３に出力する。これと同時
にアドレス５０５のPC２の出力をデータレジス
タ９に転送せよという命令によりゲート回路１０
が開放される。このため前記PC２の出力すなわ
ちスタツク１に格納されていた戻り先アドレスデ
ータ１０４はアドレスバス３、パスライン１１ゲ
ート回路１０、データバス８を介してデータレジ
スタ９に取り込まれる。
次に適当なテストプログラムを作成し、このテ
ストプログラムの適当なアドレス例えばアドレス
３００にサブルーチン５０５へジヤンプせよとい
う命令を入れて所定のアドレスからこのテストプ
ログラムの実行を開始する。テストプログラムが
アドレス３００に至るとPC２からROM４にアド
レス３００が指定され命令レジスタ５にこのアド
レス３００の命令が格納される。このアドレス３
００の命令はサブルーチン５０５へジヤンプせよ
という命令であるから前述したと同様の動作によ
りスタツク１に該サブルーチンの命令実行後に戻
るべきアドレス１０４を格納した後サブルーチン
５０５の命令を実行する。アドレス５０５の命令
は、アドレス１０４へリターンしかつPC２の出
力をデータレジスタ９に転送せよという命令であ
るから実行回路６によりこの命令を実行する。ま
ずPC２ではスタツク１から戻り先アドレス１０
４を読みとるとともにこのアドレス１０４をアド
レスバス３に送出する。
ストプログラムの適当なアドレス例えばアドレス
３００にサブルーチン５０５へジヤンプせよとい
う命令を入れて所定のアドレスからこのテストプ
ログラムの実行を開始する。テストプログラムが
アドレス３００に至るとPC２からROM４にアド
レス３００が指定され命令レジスタ５にこのアド
レス３００の命令が格納される。このアドレス３
００の命令はサブルーチン５０５へジヤンプせよ
という命令であるから前述したと同様の動作によ
りスタツク１に該サブルーチンの命令実行後に戻
るべきアドレス１０４を格納した後サブルーチン
５０５の命令を実行する。アドレス５０５の命令
は、アドレス１０４へリターンしかつPC２の出
力をデータレジスタ９に転送せよという命令であ
るから実行回路６によりこの命令を実行する。ま
ずPC２ではスタツク１から戻り先アドレス１０
４を読みとるとともにこのアドレス１０４をアド
レスバス３に送出する。
この時ゲート回路１０は上述した転送命令によ
り開放されているため、このPC２の出力すなわ
ちスタツク１の格納アドレス１０４はアドレスバ
ス３パスライン１１ゲート回路１０、データバス
８を介して、データレジスタ９に取り込まれる。
このようにテストプログラムの任意のアドレスｎ
にサブルーチンジヤンプ命令を入れてアドレスＮ
にジヤンプさせ、このアドレスＮにリターン＆転
送命令を格納しアドレスｎに近いアドレスから命
令を実行させることにより簡単にスタツク１の内
容をデータレジスタ９に取り込むことができる。
また上述した実施例ではPC２とROM４の間のア
ドレスバスとデータレジスタ間にパスライン１１
を設けPC２の出力を直接データレジスタ９に取
り込む方法で説明したが、第５図に示すようにス
タツク１とPC２の間のデータを受け渡しするバ
スラインとデータレジスタ９間に同様のパスライ
ン１２を設けスタツク１の出力を直接データレジ
スタ９に取り込む方法でも同じ効果が得られる。
り開放されているため、このPC２の出力すなわ
ちスタツク１の格納アドレス１０４はアドレスバ
ス３パスライン１１ゲート回路１０、データバス
８を介して、データレジスタ９に取り込まれる。
このようにテストプログラムの任意のアドレスｎ
にサブルーチンジヤンプ命令を入れてアドレスＮ
にジヤンプさせ、このアドレスＮにリターン＆転
送命令を格納しアドレスｎに近いアドレスから命
令を実行させることにより簡単にスタツク１の内
容をデータレジスタ９に取り込むことができる。
また上述した実施例ではPC２とROM４の間のア
ドレスバスとデータレジスタ間にパスライン１１
を設けPC２の出力を直接データレジスタ９に取
り込む方法で説明したが、第５図に示すようにス
タツク１とPC２の間のデータを受け渡しするバ
スラインとデータレジスタ９間に同様のパスライ
ン１２を設けスタツク１の出力を直接データレジ
スタ９に取り込む方法でも同じ効果が得られる。
このとき、第４図に示したプログラムのアドレ
ス５０５には１０４へリターンせよそしてスタツ
ク１の出力をデータレジスタ９へ転送せよという
命令に設定し任意のｎ番地からサブルーチン５０
５へジヤンプさせる。実行回路６からのリターン
命令によつてスタツク１からPC２に予め格納さ
れた戻り先アドレス１０４が出力されこのとき同
時に転送命令によつてゲート回路１０が開放され
ているためパスライン１２、ゲート回路１０、デ
ータバス８を介して、このスタツク１の内容を直
接データレジスタ９に取り込むことができる。ま
た、例えば第４図に示すプログラムのアドレス１
０３のアドレス５００へジヤンプせよという命令
に転送命令を付加して該１０３の命令を実行させ
ればPC２およびスタツク１から出力されるアド
レスデータ５００をゲート回路９を介してデータ
レジスタに取り込むことができるため、ジヤンプ
命令に関しても同様に簡単にテストが行なえる。
ス５０５には１０４へリターンせよそしてスタツ
ク１の出力をデータレジスタ９へ転送せよという
命令に設定し任意のｎ番地からサブルーチン５０
５へジヤンプさせる。実行回路６からのリターン
命令によつてスタツク１からPC２に予め格納さ
れた戻り先アドレス１０４が出力されこのとき同
時に転送命令によつてゲート回路１０が開放され
ているためパスライン１２、ゲート回路１０、デ
ータバス８を介して、このスタツク１の内容を直
接データレジスタ９に取り込むことができる。ま
た、例えば第４図に示すプログラムのアドレス１
０３のアドレス５００へジヤンプせよという命令
に転送命令を付加して該１０３の命令を実行させ
ればPC２およびスタツク１から出力されるアド
レスデータ５００をゲート回路９を介してデータ
レジスタに取り込むことができるため、ジヤンプ
命令に関しても同様に簡単にテストが行なえる。
以上説明したように本発明に係る機能を具えた
マイクロプロセツサによれば、適当なｎ番地にサ
ブルーチンジヤンプ命令を入れてＮ番地にジヤン
プさせこのＮ番地にリターン＆転送命令を入れて
実行させることによりスタツクのテストが簡単に
実現できるとともに従来のようにテストプログラ
ム中にプツシユ命令やリターン命令を盛りこむと
か、スタツク動作の良否を判定する負荷装置が不
用になるという優れた効果を奏する。
マイクロプロセツサによれば、適当なｎ番地にサ
ブルーチンジヤンプ命令を入れてＮ番地にジヤン
プさせこのＮ番地にリターン＆転送命令を入れて
実行させることによりスタツクのテストが簡単に
実現できるとともに従来のようにテストプログラ
ム中にプツシユ命令やリターン命令を盛りこむと
か、スタツク動作の良否を判定する負荷装置が不
用になるという優れた効果を奏する。
第１図は従来のマイクロプロセツサのブロツク
図、第２図は従来のスタツク動作テストに用いる
プログラムの一例を示した図、第３図、第５図は
本発明の一実施例を示すマイクロプロセツサのブ
ロツク図、第４図は本発明のマイクロプロセツサ
に係るプログラムの一例を示した図である。 １…スタツク、２…マイクロプログラムカウン
タ、４…マイクロプログラムメモリ、５…命令レ
ジスタ、６…実行回路、９…データレジスタ、１
０…ゲート回路。
図、第２図は従来のスタツク動作テストに用いる
プログラムの一例を示した図、第３図、第５図は
本発明の一実施例を示すマイクロプロセツサのブ
ロツク図、第４図は本発明のマイクロプロセツサ
に係るプログラムの一例を示した図である。 １…スタツク、２…マイクロプログラムカウン
タ、４…マイクロプログラムメモリ、５…命令レ
ジスタ、６…実行回路、９…データレジスタ、１
０…ゲート回路。
Claims (1)
- 【特許請求の範囲】 １ 所定の動作プログラムを格納するプログラム
メモリと、 該プログラムメモリにアドレスを指示するプロ
グラムカウンタと、 該プログラムカウンタにより指示されたアドレ
スの命令を前記プログラムメモリから読み込んで
記憶する命令レジスタと、 リターン命令やループ命令またはジヤンプ命令
を実行するための戻り先アドレスまたは飛び先ア
ドレスを格納するスタツクと、 該スタツクに格納されている戻り先アドレスま
たは飛び先アドレスを出力データレジスタに直接
転送するためのパスラインと、 前記命令レジスタに格納された命令を実行する
とともに、実行すべき命令が前記リターン命令や
ループ命令またはジヤンプ命令であつた場合、当
該各命令の実行と同時に前記スタツクに格納され
ている戻り先アドレスまたは飛び先アドレスを前
記パスラインに出力する命令実行手段と を具備することを特徴とするマイクロプロセツ
サ。 ２ パスラインは、前記プログラムカウンタと、
前記出力データレジスタに接続されるデータバス
との間に接続されることを特徴とする特許請求の
範囲第１項記載のマイクロプロセツサ。 ３ パスラインは、前記スタツクと、前記出力デ
ータレジスタに接続されるデータバスとの間に接
続されることを特徴とする特許請求の範囲第１項
記載のマイクロプロセツサ。 ４ パスラインは、前記リターン命令やループ命
令またはジヤンプ命令に付加される転送命令の実
行によつて開かれるゲート回路を有することを特
徴とする特許請求の範囲第１乃至第３項のいずれ
か１つに記載のマイクロプロセツサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170613A JPS5958551A (ja) | 1982-09-28 | 1982-09-28 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170613A JPS5958551A (ja) | 1982-09-28 | 1982-09-28 | マイクロプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5958551A JPS5958551A (ja) | 1984-04-04 |
| JPH0520773B2 true JPH0520773B2 (ja) | 1993-03-22 |
Family
ID=15908102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170613A Granted JPS5958551A (ja) | 1982-09-28 | 1982-09-28 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958551A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413674B1 (ko) * | 1996-12-05 | 2004-02-14 | 삼성전자주식회사 | 하드와이어드 서브루틴 생성장치 |
| JP4873626B2 (ja) * | 2006-10-12 | 2012-02-08 | 学校法人常翔学園 | 双ロール式縦型鋳造装置及び複合材料シート製造方法 |
| JP2014100542A (ja) * | 2013-10-22 | 2014-06-05 | Daito Giken:Kk | 遊技台 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739457A (en) * | 1980-08-18 | 1982-03-04 | Mitsubishi Electric Corp | Program device |
| JPS57141760A (en) * | 1981-02-25 | 1982-09-02 | Nec Corp | Semiconductor information processor |
-
1982
- 1982-09-28 JP JP57170613A patent/JPS5958551A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5958551A (ja) | 1984-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006127553A (ja) | プログラムのテスト及びデバッギングが容易な中央処理装置 | |
| JPH0447856B2 (ja) | ||
| JPS5958551A (ja) | マイクロプロセツサ | |
| KR100297224B1 (ko) | Prom이구비된마이크로컴퓨터및그것의데이타판독검사방법 | |
| JPS646489B2 (ja) | ||
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| KR940007675A (ko) | 데이타프로세서 및 이것을 사용하는 디버그장치 | |
| JPS59114637A (ja) | デ−タ処理装置 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JPS60164842A (ja) | 命令先取り装置 | |
| JPS6015970B2 (ja) | マイクロプロセツサにおける割込処理装置 | |
| JPS61221837A (ja) | コンピユ−タの検査方法 | |
| KR940002321B1 (ko) | 마이크로 코드된 데이타 처리기의 테스트 방법 | |
| JP2570119B2 (ja) | ソフトウェアシミュレータ | |
| JPH09319592A (ja) | マイクロコンピュータ | |
| JPS5987555A (ja) | マイクロプログラム・ロムのハッシュ・トータル・チェック方法 | |
| JPS6329852A (ja) | マイクロコンピユ−タ応用機器の開発装置 | |
| JPH06222917A (ja) | 電子装置 | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPS63269235A (ja) | Ｃｐｕシステム試験方式 | |
| JPS60247752A (ja) | シンボリツクデバツガにおける中断点設定方式 | |
| JPS6029411B2 (ja) | マイクロプログラム制御方式 | |
| JPS5916057A (ja) | マイクロコンピユ−タ | |
| JPS58163043A (ja) | マイクロプログラム制御装置 | |
| JPH0721053A (ja) | 情報処理装置 |