JPH05226465A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05226465A JPH05226465A JP2981692A JP2981692A JPH05226465A JP H05226465 A JPH05226465 A JP H05226465A JP 2981692 A JP2981692 A JP 2981692A JP 2981692 A JP2981692 A JP 2981692A JP H05226465 A JPH05226465 A JP H05226465A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- isolation
- selective oxidation
- shaped
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000002955 isolation Methods 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 11
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 238000005452 bending Methods 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】トレンチアイソレーションおよびＬＯＣＯＳ選
択酸化法を併用した素子間分離において、選択酸化工程
で発生する応力を低減させて、結晶欠陥のない素子間分
離を行なう。 【構成】トランジスタ１０を囲んで丁字型または十字型
のトレンチ９を形成する。トレンチ９のＬ字型に折れ曲
る部分をなくすことにより、折れ曲りの角度を１８０°
以下にすることができる。トレンチ９上の選択酸化のよ
って生じる応力を低減して、結晶欠陥を解消する。
択酸化法を併用した素子間分離において、選択酸化工程
で発生する応力を低減させて、結晶欠陥のない素子間分
離を行なう。 【構成】トランジスタ１０を囲んで丁字型または十字型
のトレンチ９を形成する。トレンチ９のＬ字型に折れ曲
る部分をなくすことにより、折れ曲りの角度を１８０°
以下にすることができる。トレンチ９上の選択酸化のよ
って生じる応力を低減して、結晶欠陥を解消する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の関し、特に
超高速デジタル回路用のバイポーラトランジスタの素子
間分離に関するものである。
超高速デジタル回路用のバイポーラトランジスタの素子
間分離に関するものである。
【０００２】
【従来の技術】近年、超高速動作するバイポーラトラン
ジスタを用いたＥＣＬ回路と、超高密度または低消費電
力のＣＭＯＳ回路、特にメモリ回路とが同一チップに形
成された半導体集積回路の開発が進められている。
ジスタを用いたＥＣＬ回路と、超高密度または低消費電
力のＣＭＯＳ回路、特にメモリ回路とが同一チップに形
成された半導体集積回路の開発が進められている。
【０００３】一般にＣＭＯＳ部には従来のＬＯＣＯＳ選
択酸化法による素子間分離（絶縁分離）を用い、バイポ
ーラ部にはトレンチアイソレーションおよびＬＯＣＯＳ
選択酸化法を併用した素子間分離が用いられている。
択酸化法による素子間分離（絶縁分離）を用い、バイポ
ーラ部にはトレンチアイソレーションおよびＬＯＣＯＳ
選択酸化法を併用した素子間分離が用いられている。
【０００４】つぎに従来のトレンチアイソレーションお
よびＬＯＣＯＳ選択酸化法を併用した素子間分離につい
て、図３（ａ）〜（ｃ）を参照して説明する。
よびＬＯＣＯＳ選択酸化法を併用した素子間分離につい
て、図３（ａ）〜（ｃ）を参照して説明する。
【０００５】はじめに図３（ａ）に示すように、Ｎ+ 型
埋込層２およびＮ- 型エピタキシャル層３が形成された
Ｐ型シリコン基板１に窒化シリコン膜（図示せず）をマ
スクとしてエッチングを行なってトレンチ（溝）を形成
する。つぎにトレンチ内壁に酸化シリコン膜４を形成し
てからポリシリコン５を堆積したのち、エッチバックし
てＮ- 型エピタキシャル層３表面を露出させる。
埋込層２およびＮ- 型エピタキシャル層３が形成された
Ｐ型シリコン基板１に窒化シリコン膜（図示せず）をマ
スクとしてエッチングを行なってトレンチ（溝）を形成
する。つぎにトレンチ内壁に酸化シリコン膜４を形成し
てからポリシリコン５を堆積したのち、エッチバックし
てＮ- 型エピタキシャル層３表面を露出させる。
【０００６】つぎに図３（ｂ）に示すように、熱酸化に
よりＮ- 型エピタキシャル層３表面に厚さ３０〜５０ｎ
ｍの酸化シリコン膜（図示せず）を形成したのち、厚さ
５０〜１００ｎｍのポリシリコン６を成長してから厚さ
２００〜３００ｎｍの窒化シリコン膜７を成長する。つ
ぎにトレンチ近傍の窒化シリコン膜７を除去する。
よりＮ- 型エピタキシャル層３表面に厚さ３０〜５０ｎ
ｍの酸化シリコン膜（図示せず）を形成したのち、厚さ
５０〜１００ｎｍのポリシリコン６を成長してから厚さ
２００〜３００ｎｍの窒化シリコン膜７を成長する。つ
ぎにトレンチ近傍の窒化シリコン膜７を除去する。
【０００７】つぎに図３（ｃ）に示すように、窒化シリ
コン膜７開口のポリシリコン５，６およびＮ- 型エピタ
キシャル層３表面を熱酸化して、厚さ８００ｎｍのフィ
ールド酸化膜８を形成して素子間分離が完成する。
コン膜７開口のポリシリコン５，６およびＮ- 型エピタ
キシャル層３表面を熱酸化して、厚さ８００ｎｍのフィ
ールド酸化膜８を形成して素子間分離が完成する。
【０００８】このとき図２（ａ）および（ｂ）の平面図
に示すように、トレンチ９はトランジスタ１０を囲むと
ともに、Ｌ字型のコーナーをもっている。
に示すように、トレンチ９はトランジスタ１０を囲むと
ともに、Ｌ字型のコーナーをもっている。
【０００９】
【発明が解決しようとする課題】従来の半導体装置で
は、トレンチからフィールド酸化膜が１．５μｍ以上張
り出している場合は問題なかった。ところが素子寸法の
縮小とともに、張り出しが１０μｍ以下になると、フィ
ールド酸化膜端部の応力と、トレンチ内壁の酸化シリコ
ン膜のＮ- 型エピタキシャル層表面近傍の応力とが相乗
的に作用する。そのため転位などの結晶欠陥を発生さ
せ、基板リーク電流の増加、耐圧不良、ショートなどに
より歩留りが大幅に低下する。
は、トレンチからフィールド酸化膜が１．５μｍ以上張
り出している場合は問題なかった。ところが素子寸法の
縮小とともに、張り出しが１０μｍ以下になると、フィ
ールド酸化膜端部の応力と、トレンチ内壁の酸化シリコ
ン膜のＮ- 型エピタキシャル層表面近傍の応力とが相乗
的に作用する。そのため転位などの結晶欠陥を発生さ
せ、基板リーク電流の増加、耐圧不良、ショートなどに
より歩留りが大幅に低下する。
【００１０】特にトレンチがＬ字型に折れ曲るコーナー
の外周の角度は図２（ａ）に示すように約２７０°と大
きい。表面近傍のトレンチ内壁の酸化シリコン膜の応力
が大きく、図４に示すようにトレンチ９のコーナーの外
側で多くの結晶欠陥１１が発生している。
の外周の角度は図２（ａ）に示すように約２７０°と大
きい。表面近傍のトレンチ内壁の酸化シリコン膜の応力
が大きく、図４に示すようにトレンチ９のコーナーの外
側で多くの結晶欠陥１１が発生している。
【００１１】このトレンチの折れ曲りを緩やかにするに
は、トランジスタの面積を拡大しなければならないう
え、トランジスタ特性が低下する。
は、トランジスタの面積を拡大しなければならないう
え、トランジスタ特性が低下する。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
直線、丁字および十字の組み合わせからなる平面パター
ンのトレンチが形成されたものである。
直線、丁字および十字の組み合わせからなる平面パター
ンのトレンチが形成されたものである。
【００１３】さらにトレンチの丁字または十字の平面パ
ターンの交差部から末端までの距離は、前記トレンチの
幅と同等以上となっている。
ターンの交差部から末端までの距離は、前記トレンチの
幅と同等以上となっている。
【００１４】
【実施例】本発明の一実施例について、図１（ａ）〜
（ｅ）を参照して説明する。
（ｅ）を参照して説明する。
【００１５】はじめに図１（ａ）では、孤立したトラン
ジスタ１０を囲んで丁字型のトレンチ９を形成する。図
１（ｃ）では十字型のトレンチ９を形成する。
ジスタ１０を囲んで丁字型のトレンチ９を形成する。図
１（ｃ）では十字型のトレンチ９を形成する。
【００１６】このとき丁字型または十字型の交差部から
末端までの距離は、トレンチ９の幅と同等以上になって
いる。
末端までの距離は、トレンチ９の幅と同等以上になって
いる。
【００１７】つぎに直線上に複数個のトンランジスタを
並べるときは、図１（ｄ）に示すように、隣り合ったト
レンチ９を連結させて丁字型のコーナーを形成する。こ
の連結されたトランジスタ１０の配列においても、トレ
ンチ９の末端を丁字型に形成している。
並べるときは、図１（ｄ）に示すように、隣り合ったト
レンチ９を連結させて丁字型のコーナーを形成する。こ
の連結されたトランジスタ１０の配列においても、トレ
ンチ９の末端を丁字型に形成している。
【００１８】図１（ｄ）の丁字型の代りに図１（ｅ）で
は、トレンチ９の総てのコーナーを十字型に形成してい
る。
は、トレンチ９の総てのコーナーを十字型に形成してい
る。
【００１９】さらに図１（ｃ）では、４個のトランジス
タ１０が隣接するトレンチ９を共有しながら、トレンチ
９の末端を総て十字型に形成している。
タ１０が隣接するトレンチ９を共有しながら、トレンチ
９の末端を総て十字型に形成している。
【００２０】以上に述べたように、トレンチがＬ字型に
折れ曲る個所で局所的に延長して総て丁字型または十字
型に改造することができる。その結果、転位などの結晶
欠陥を解消することができた。
折れ曲る個所で局所的に延長して総て丁字型または十字
型に改造することができる。その結果、転位などの結晶
欠陥を解消することができた。
【００２１】
【発明の効果】トレンチがＬ字型に折れ曲るコーナーを
延長して、丁字型または十字型に改造する。そうしてト
レンチの折れ曲りの角度を１８０°以下にすることによ
り、ＬＯＣＯＳ選択酸化のときトレンチのコーナーで発
生する応力を低減することができた。トランジスタの面
積を拡大したり、特性を低下させることなく、従来の結
晶欠陥に起因する歩留り低下の問題を解決することがで
きた。
延長して、丁字型または十字型に改造する。そうしてト
レンチの折れ曲りの角度を１８０°以下にすることによ
り、ＬＯＣＯＳ選択酸化のときトレンチのコーナーで発
生する応力を低減することができた。トランジスタの面
積を拡大したり、特性を低下させることなく、従来の結
晶欠陥に起因する歩留り低下の問題を解決することがで
きた。
【図１】本発明の一実施例を示す平面図である。
【図２】従来のトレンチアイソレーションおよびＬＯＣ
ＯＳ選択酸化法を併用した素子間分離を示す平面図であ
る。
ＯＳ選択酸化法を併用した素子間分離を示す平面図であ
る。
【図３】トレンチアイソレーションおよびＬＯＣＯＳ選
択酸化法を併用した素子間分離を工程順に示す断面図で
ある。
択酸化法を併用した素子間分離を工程順に示す断面図で
ある。
【図４】従来のトレンチアイソレーションおよびＬＯＣ
ＯＳ選択酸化法を併用した素子間分離の問題点を示す平
面図である。
ＯＳ選択酸化法を併用した素子間分離の問題点を示す平
面図である。
１ Ｐ型シリコン基板 ２ Ｎ+ 型埋込層 ３ Ｎ- 型エピタキシャル層 ４ 酸化シリコン膜 ５，６ ポリシリコン ７ 窒化シリコン膜 ８ フィールド酸化膜 ９ トレンチ １０ トランジスタ １１ 結晶欠陥
Claims (2)
- 【請求項１】 直線、丁字および十字の組み合わせから
なる平面パターンのトレンチが形成された半導体装置。 - 【請求項２】 トレンチの丁字または十字の平面パター
ンの交差部から末端部までの距離が、前記トレンチの幅
と同等以上である請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029816A JP2833323B2 (ja) | 1992-02-18 | 1992-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029816A JP2833323B2 (ja) | 1992-02-18 | 1992-02-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226465A true JPH05226465A (ja) | 1993-09-03 |
| JP2833323B2 JP2833323B2 (ja) | 1998-12-09 |
Family
ID=12286549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029816A Expired - Lifetime JP2833323B2 (ja) | 1992-02-18 | 1992-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833323B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854112A (en) * | 1993-03-30 | 1998-12-29 | Siemens Aktiengesellschaft | Transistor isolation process |
| US6777772B1 (en) * | 1998-05-22 | 2004-08-17 | Renesas Technology Corp. | Semiconductor device having improved trench structure |
| JP2009516364A (ja) * | 2005-11-14 | 2009-04-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電荷キャリア移動度修正のための回転剪断応力 |
| JP2021044433A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 半導体記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171139A (ja) * | 1986-01-24 | 1987-07-28 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1992
- 1992-02-18 JP JP4029816A patent/JP2833323B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171139A (ja) * | 1986-01-24 | 1987-07-28 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854112A (en) * | 1993-03-30 | 1998-12-29 | Siemens Aktiengesellschaft | Transistor isolation process |
| US6777772B1 (en) * | 1998-05-22 | 2004-08-17 | Renesas Technology Corp. | Semiconductor device having improved trench structure |
| JP2009516364A (ja) * | 2005-11-14 | 2009-04-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電荷キャリア移動度修正のための回転剪断応力 |
| JP2021044433A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2833323B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420249B2 (en) | Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer | |
| JP2812388B2 (ja) | Ｓｏｉ半導体装置の製造方法 | |
| US6350662B1 (en) | Method to reduce defects in shallow trench isolations by post liner anneal | |
| JP2597022B2 (ja) | 素子分離領域の形成方法 | |
| JPH05152429A (ja) | 半導体装置の製造方法 | |
| JPS6020531A (ja) | 半導体ウエハに絶縁半導体素子を製造する方法 | |
| JPH05226465A (ja) | 半導体装置 | |
| JP2001210834A (ja) | 半導体素子のゲート絶縁膜形成方法 | |
| JPH0430557A (ja) | 半導体装置の製造方法 | |
| JPS6247151A (ja) | 相互接続部を基板に形成する方法 | |
| KR100223852B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JPH04127539A (ja) | 半導体装置の製造方法 | |
| JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
| JP3437110B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0212942A (ja) | 半導体装置の製造方法 | |
| JPH1041381A (ja) | 半導体装置の製造方法 | |
| JPS62242335A (ja) | 半導体集積回路の素子分離領域の形成方法 | |
| JPH0319233A (ja) | 半導体装置の製造方法 | |
| JPH04336447A (ja) | 半導体装置の製造方法 | |
| JPS61241973A (ja) | 半導体装置の製造方法 | |
| KR19990055761A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS61112331A (ja) | 半導体装置の製造方法 | |
| JPS6083347A (ja) | 半導体装置の製造方法 | |
| JPS59204251A (ja) | 小配線容量の半導体装置 | |
| KR19980031101A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |