JPH0523150U - 電圧検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 電源電圧の低下を検出する電圧検出回路に関
し、電源ノイズに誤動作することなく精度よく電源電圧
の低下を検出する。 【構成】 第１の検出手段５は電源電圧Ｖ_CCと基準電圧
生成手段３よりの第１の基準電圧Ｖ_REF とを比較し、電
源電圧Ｖ_CCが所定の電圧より低下すると第１の検出電圧
Ｖ_DET1を出力する。保持手段８は第１の検出電圧Ｖ_DET1
を所定時間τ保持した保持電圧Ｖ_DET1（τ）を第２の検
出手段１０に出力する。第２の検出手段１０は保持電圧
Ｖ_DET1（τ）と第２の基準電圧Ｖ_ref とを比較し、電源
電圧Ｖ_CCが所定時間τ以上低下したことを検出して第２
の検出電圧Ｖ_DET2を出力する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は電圧検出回路に係り、特に電源電圧の低下を検出する電圧検出回路に 関する。

【０００２】

【従来の技術】

従来より、ＣＰＵシステム等に於いて電源電圧が所定値より低下したことを検 出し、ＣＰＵをリセットするための検出電圧を出力する電圧検出回路が知られて いる。

【０００３】 図３は従来の電圧検出回路の一例を適用したリセット回路の回路図である。同 図において、Ｖ_CCは電源電圧で、例えばＣＰＵ１１の電源として使用されている 。

【０００４】 電圧検出回路１には、入力端子６に供給される電源電圧Ｖ_CCより積分回路２を 介して積分電圧Ｖ_CC′が入力されている。積分回路２は、抵抗Ｒ₁ 、コンデンサ Ｃ₁ からなる周知の構成である。積分回路２は、電圧検出回路１が電源電圧Ｖ_CC に混入したノイズにより誤動作しないよう設けられている。

【０００５】 電圧検出回路１は、大略して基準電圧回路３ａ（基準電圧生成手段）と差動増 幅器４にて構成される検出回路５ａ（第１の検出手段）からなっている。基準電 圧回路３ａは、積分電圧Ｖ_CC′とグランドとの間に直列に接続された抵抗Ｒ₂ と ツェナーダイオードＤ_Z とからなり、ツェナーダイオードＤ_Z のツェナー電圧を 基準電圧Ｖ_REF （第１の基準電圧）として出力している。

【０００６】 差動増幅器４には、この基準電圧Ｖ_REF と、積分電圧Ｖ_CC′を直列接続された 抵抗Ｒ₃ ，Ｒ₄ により分圧して得た入力電圧Ｖ_I ′が入力されている。差動増幅 器４は、基準電圧Ｖ_REF と入力電圧Ｖ_I ′とを比較して積分電圧Ｖ_CC′が所定の しきい値以下となるとリセット信号Ｖ_DET1（第１の検出電圧）を出力する。

【０００７】 差動増幅器４の出力端子にはトランジスタＱ₁ のベースが接続されており、リ セット信号Ｖ_DET1はトランジスタＱ₁ により反転されＶ_DET1′とされてそのコレ クタに出力される。リセット信号Ｖ_DET1′は出力端子７を介してＣＰＵ１１に入 力され、この結果、電源電圧Ｖ_CCの積分電圧Ｖ_CC′が所定の電圧より低下すると ＣＰＵ１１はリセットされる。

【０００８】

【考案が解決しようとする課題】

しかしながら従来の電圧検出回路では、積分回路２の積分時定数は、抵抗Ｒ₁ 、コンデンサＣ₁ 乃至電圧検出回路１の回路電流Ｉ_CCにより決まり、ばらつきが 大きかった。このため、電源電圧Ｖ_CCの低下を安定に検出できない問題があった 。

【０００９】 上記の点に鑑み本考案では、電源ノイズ等により誤動作することなく電源電圧 の低下を安定に検出できる電圧検出回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】

上記の問題を解決するために本考案では、図１に示す原理図のとおりの構成と した。

【００１１】 すなわち、第１の基準電圧Ｖ_REF を生成する基準電圧生成手段３と、電源電圧 Ｖ_CCに応じた入力電圧Ｖ_I と基準電圧生成手段３よりの第１の基準電圧Ｖ_REF と を比較し電源電圧Ｖ_CCが所定の電圧より低下したことを検出して第１の検出電圧 Ｖ_DET1を出力する第１の検出手段５とを具備した電圧検出回路において、 第１の検出手段５よりの第１の検出電圧Ｖ_DET1を所定時間τ保持する保持手段 ８と、第２の基準電圧Ｖ_ref と、保持手段８により所定時間τ保持された保持電 圧Ｖ_DET1（τ）とを比較し電源電圧Ｖ_CCが所定時間τ以上該所定の電圧より低下 したことを検出して第２の検出電圧Ｖ_DET2を出力する第２の検出手段１０とを具 備して構成した。

【００１２】

【作用】

上記構成の本考案によれば、 電源電圧が所定の電圧より低下すると第１の検出手段により第１の基準電圧と 比較されて第１の検出電圧が出力されるが、この第１の検出電圧は保持手段によ り所定時間保持されるよう作用する。保持手段により保持されたこの保持電圧は 第２の検出手段により第２の基準電圧と比較され、所定時間以上電源電圧が所定 の電圧より低下したとき第２の検出電圧が出力されるよう作用する。

【００１３】

【実施例】

図２は本考案の一実施例の回路図である。同図中、図１及び図３と同一構成部 分には同一符号を付してある。

【００１４】 電圧検出回路１は、大略して基準電圧回路３ｂ（基準電圧生成手段）、差動増 幅器４にて構成される検出回路５ａ（第１の検出手段）、ホールド回路８ａ（保 持手段）および差動増幅器９にて構成される検出回路１０ａ（第２の検出手段） 等からなっている。

【００１５】 基準電圧回路３ｂは、電源電圧Ｖ_CCとグランドとの間に直列に接続された電流 源Ｉ₁ とツェナーダイオードＤ_Z とからなり、ツェナーダイオードＤ_Z の上側に 発生するツェナー電圧を基準電圧Ｖ_REF （第１の基準電圧）として検出回路５ａ および検出回路１０ａに出力している。

【００１６】 差動増幅器４には、この基準電圧Ｖ_REF と、電源電圧Ｖ_CCを直列接続された抵 抗Ｒ₃ ，Ｒ₄ により分圧して得た入力電圧Ｖ_I が入力される。差動増幅器４は、 基準電圧Ｖ_REF と入力電圧Ｖ_I とを比較して電源電圧Ｖ_CCが所定のしきい値以下 となるとリセット信号Ｖ_DET1（第１の検出電圧）を出力する。

【００１７】 差動増幅器４の出力端子にはトランジスタＱ₁ のベースが接続されており、リ セット信号Ｖ_DET1はトランジスタＱ₂ により反転されＶ_DET1′とされてそのコレ クタに出力され、ホールド回路８ａに供給される。

【００１８】 ホールド回路８ａは、電源電圧Ｖ_CCとグランドとの間に直列に接続された電流 源Ｉ₂ とコンデンサＣ₂ とからなり、電流源Ｉ₂ とコンデンサＣ₂ との接続点に リセット信号Ｖ_DET1′が供給されている。

【００１９】 電流源Ｉ₂ とコンデンサＣ₂ との接続点にはまた、差動増幅器９が接続されて いる。差動増幅器９は、この電流源Ｉ₂ とコンデンサＣ₂ との接続点の電圧と基 準電圧Ｖ_REF とを比較し、その比較結果に応じてリセット信号Ｖ_DET2（第２の検 出電圧）を出力する。

【００２０】 電源電圧Ｖ_CCが所定の電圧より高い時は第１の検出電圧Ｖ_DET1′はハイレべル とされているので、ホールド回路８ａのコンデンサＣ₂ は電流源Ｉ₂ により充電 されてその接続点の電圧は一定のハイレべルとされている。

【００２１】 一方、電源電圧Ｖ_CCが所定の電圧より低下してトランジスタＱ₂ がオンしリセ ット信号Ｖ_DET1′がローレべルとされると、ホールド回路８ａのコンデンサＣ₂ に充電されている電荷はトランジスタＱ₂ のコレクタを介してＩ₃ で放電される 。この結果、コンデンサＣ₂ と電流源Ｉ₂ との接続点の電圧は所定の時定数τで 低下する。

【００２２】 ところでこの時定数τは、電流源Ｉ₂ とトランジスタＱ₂ の電流、ならびに次 段の差動増幅器９のしきい値により任意に設定することができる。したがって、 ノイズ等により電源電圧Ｖ_CCが瞬間的に所定の電圧より低下したときにはホール ド回路８ａの出力電圧は差動増幅器９の基準電圧（第２の基準電圧）よりも低下 することがなく、たとえば１００〔ｍｍｓｅｃ〕以上にわたり電源電圧Ｖ_CCが所 定の電圧より低下したときには、ホールド回路８ａの出力電圧が差動増幅器９の 基準電圧よりも低下するように時定数τを設定することができる。

【００２３】 差動増幅器９は、所定の時定数τでリセット信号Ｖ_DET1′が保持された、この 電流源Ｉ₂ とコンデンサＣ₂ との接続点の電圧Ｖ_DET1（τ）（保持電圧）と基準 電圧Ｖ_REF とを比較し、その比較結果に応じてリセット信号Ｖ_DET2（第２の検出 電圧）を出力する。差動増幅器９の基準電圧（第２の基準電圧）は、差動増幅器 ４の基準電圧回路３ｂよりの基準電圧Ｖ_REF （第１の基準電圧）と同一とされて いる。

【００２４】 差動増幅器９の出力端子にはトランジスタＱ₁ のベースが接続されており、リ セット信号Ｖ_DET2はトランジスタＱ₁ により反転されＶ_DET2′とされてそのコレ クタに出力される。リセット信号Ｖ_DET2′は出力端子７を介してＣＰＵ１１に入 力される。

【００２５】 この結果、電源電圧Ｖ_CCが時定数τで設定される所定時間以上所定の電圧以下 に低下するとＣＰＵ１１はリセットされるが、ノイズ等により瞬間的に電源電圧 Ｖ_CCが所定の電圧以下に低下したときはリセット信号Ｖ_DET2′は出力されないの で、ＣＰＵ１１が誤ってリセットされることがない。

【００２６】 本実施例によれば、電源電圧を積分した電圧の低下を検出する従来の電圧検出 回路と比較すると、電源電圧そのものを所定時間保持した電圧の低下を検出する ので、電源電圧の低下を精度よく検出することが出来てノイズ等により誤動作す ることがない特長がある。

【００２７】 なお、本実施例においては第１の検出手段と第２の検出手段夫々の基準電圧は 共通としたが、別々に設定しても勿論構わない。

【００２８】

【考案の効果】

上述の如く本考案によれば、電源電圧が所定時間以上所定の電圧より低下する と保持手段よりの保持電圧が低下して第２の検出手段により第２の基準電圧と比 較され、第２の検出電圧が出力されるので、電源電圧が瞬間的に低下したときに 誤って第２の検出電圧が出力されることがなく、電源電圧の低下を安定に精度よ く検出できる特長がある。

【図面の簡単な説明】

【図１】本考案の原理図である。

【図２】本考案の一実施例の回路図である。

【図３】従来の電圧検出回路の一例の回路図である。

【符号の説明】

３ 基準電圧生成手段 ３ａ，３ｂ 基準電圧回路（基準電圧生成手段） ５ 第１の検出手段 ５ａ 検出回路（第１の検出手段） ８ 保持手段 ８ａ ホールド回路（保持手段） １０ 第２の検出手段 １０ａ 検出回路（第２の検出手段） Ｖ_I ，Ｖ_I ′ 入力電圧 Ｖ_CC 電源電圧 Ｖ_REF 第１の基準電圧 Ｖ_ref 第２の基準電圧 Ｖ_DET1，Ｖ_DET1′ リセット信号（第１の検出電圧） Ｖ_DET2，Ｖ_DET2′ リセット信号（第２の検出電圧） Ｖ_DET1（τ） 保持電圧

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 第１の基準電圧を生成する基準電圧生成
   手段と、 電源電圧に応じた入力電圧と該基準電圧生成手段よりの
   第１の基準電圧とを比較し、該電源電圧が所定の電圧よ
   り低下したことを検出して第１の検出電圧を出力する第
   １の検出手段とを具備した電圧検出回路において、 該第１の検出手段よりの該第１の検出電圧を所定時間保
   持する保持手段と、 第２の基準電圧と、該保持手段により該所定時間保持さ
   れた保持電圧とを比較し、前記電源電圧が該所定時間以
   上前記所定の電圧より低下したことを検出して第２の検
   出電圧を出力する第２の検出手段とを具備してなる電圧
   検出回路。