JPH0525176B2 - - Google Patents

Info

Publication number
JPH0525176B2
JPH0525176B2 JP60192218A JP19221885A JPH0525176B2 JP H0525176 B2 JPH0525176 B2 JP H0525176B2 JP 60192218 A JP60192218 A JP 60192218A JP 19221885 A JP19221885 A JP 19221885A JP H0525176 B2 JPH0525176 B2 JP H0525176B2
Authority
JP
Japan
Prior art keywords
gold
gold electrode
wire
surface roughness
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60192218A
Other languages
English (en)
Other versions
JPS6249640A (ja
Inventor
Yukio Murata
Toshiaki Shoji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60192218A priority Critical patent/JPS6249640A/ja
Publication of JPS6249640A publication Critical patent/JPS6249640A/ja
Publication of JPH0525176B2 publication Critical patent/JPH0525176B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Electronic Switches (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、サーマルヘツドの導電パターン部
のようにワイヤボンドされるものに適用される金
電極構造およびその製造方法に関するものであ
る。
[従来の技術] 一般に、サーマルヘツドは、感熱記録紙上に数
字、文字、記号などを記録するために用いられる
ものであり、通常は、セラミツクなどの絶縁性基
板上に1対の電極を形成するとともに、両電極間
に発熱体としての抵抗体を電気的に接続して構成
されている。
そして、サーマルヘツドを用いて記録を行なう
場合には、両電極間の抵抗体に電圧を印加して抵
抗体を発熱させ、その熱を感熱記録紙に与えるこ
とによつて、感熱記録紙には抵抗体の発熱に応じ
て感熱記録が行なわれる。ここで、感熱記録紙と
しては、周知のように、熱も与えることによつて
物理的あるいは化学的に変色するように処理され
たものが用いられる。
ところで、このようなサーマルヘツドには、感
熱記録紙上に高精度に熱記録を行なうことができ
ること、抵抗体の消費電力が少ないこと等が強く
要求されている。
第7図は従来のサーマルヘツドの断面図を示し
ている。図において、1はたとえばセラミツクな
どからなる絶縁性基板、2は金電極3にこの電極
3の1部を被覆して形成された発熱体としての抵
抗体であり、抵抗体2は酸化ルテニウムなどを含
有する抵抗ペーストを用いて、絶縁性基板1上に
厚膜技術などの手法によつて形成されている。上
記金電極3は発熱抵抗体2への通電リード用導電
パターンを形成している。
4は外部リード用導電パターンを形成する金電
極で、金電極3,4と上記絶縁性基板1上に設定
されている集積回路素子5との間は金ワイヤ6で
接続されている。これら金電極3,4は金を含有
する導電性ペーストを用いて絶縁性基板1上に発
熱抵抗体2を形成する手法と同様の手法によつて
形成される。
上記金電極3,4は、絶縁性基板1上に比較的
なじみ易い有機金を使用してスクリーン印刷法で
形成したのち、第8図のような昇温−焼成インタ
ーバル−降温がそれぞれ約15分づつの温度プロフ
アイルで焼成されることによつて成膜される。
このような金電極3,4への金ワイヤ6の接合
は、第9図に示すように、金ワイヤ6を保持した
キヤピラリまたはウエツジ(以下、キヤピラリと
称す)7を有するワイヤボンダーで行なわれる。
すなわち、キヤピラリ7に熱および超音波を印加
して、このキヤピラリ7を絶縁性基板1側に降下
させて金ワイヤ6を金電極3,4に当接すれば、
金ワイヤ6が金電極3,4に熔融接合される。
[発明が解決しようとする課題] 従来では、上記金電極3,4の表面が緻密であ
るほど、金ワイヤ6との接合がよいとの通説にし
たがい、約0.5μmの膜厚を有する金電極3,4の
表面粗度を、第10図のように約100Åの緻密な
面としていたけれども、金ワイヤ6に必要な強度
である3g以上(ワイヤ径25μφ、以下同じ)の
引張強度を付勢すると、金電極3,4から金ワイ
ヤ6が剥離する欠点を有していた。なお、表面粗
度は、金電極の膜厚の上限ピークと下限ピークと
の差で与えられる。
しかも、金電極3,4の表面の緻密化のため
に、昇温等に時間をかけて焼成しなければなら
ず、製造能率の悪いものであつた。
この発明は上記従来の欠点を除去するためにな
されたもので、ワイヤボンドで十分な接合強度が
得られ、かつ生産能率の高い金電極構造およびそ
の製造方法を提供することを目的としている。
[問題点を解決するための手段] この発明に係る金電極構造は、有機金で絶縁性
基板に膜厚が0.5〜1.0μmとなるように焼成して成
膜されたのち、パターニングされ、ワイヤボンド
で金ワイヤが接合される金電極を備えた金電極構
造において、上記金電極の表面粗度を300Å以上
に設定したことを特徴とする。
また、この発明に係る金電極の製造方法の一つ
は、有機金を絶縁性基板に印刷し、高速焼成炉で
焼成することにより成膜することによつて、金電
極の表面粗度を300Å以上に設定したことを特徴
とする。
さらに、金電極の製造方法の他の一つは、有機
金を絶縁性基板に焼成して成膜した後に、アルミ
ナ粉末又はサンドペーパーを用いて表面を研磨す
ることにより、金電極の表面粗度を300Å以上に
設定したことを特徴とする。
さらにまた、金電極製造方法の残る一つは、絶
縁性基板上にガラスからなる下地層を設け、この
下地層の表面をアルミナ粒子でラツピングした後
に金電極を被着することにより、金電極の表面粗
度を300Å以上に設定したことを特徴とする。
[作 用] この発明の金電極構造および金電極の製造方法
のいずれにおいても、ワイヤボンドの強度が金ワ
イヤを保持して金電極に当接されるとともに、上
記金ワイヤが金電極に擦すられて良好にワイヤボ
ンドされることになる。
[実施例] 以下、この発明の実施例を図面にしたがつて説
明する。
第1図は、この発明による金電極構造が適用さ
れたサーマルヘツドの一部を示す概略断面図であ
り、第7図と同一部分には、同一符号を付してそ
の詳しい説明を省略する。
同図において、21は発熱抵抗体2への通電リ
ード用導電パターンを形成する金電極、22は外
部リード用導電パターンを形成する金電極で、こ
れら金電極21,22の膜厚は0.5〜1.0μmとし、
その表面粗度は300Å以上に設定されている。
これら金電極21,22は有機金、たとえばメ
タル・オルガニツク・ペーストA−4615(エンゲ
ルハード製)を用いて絶縁性基板1上にスクリー
ン印刷法で形成したのち、高速焼成炉で第2図の
ような昇温−焼成インターバル−降温の温度プロ
フアイルで焼成されることによつて成膜される。
この場合、昇温速度は150℃/分以上の高速度
で行なうことにより、たとえば第3図のような表
面粗度が500Åに設定される。
このような金電極21,22に対し、第9図の
キヤピラリ7を用いて、金ワイヤ6をそれぞれワ
イヤボンドし、上記金電極21,22の膜厚と表
面粗度に対する各ワイヤ引張強度を測定した結
果、第4図および第5図のような結果が得られ
た。図中、直線A,aは得られたデータ中の引張
強度の上限を、また、B,bは下限を示す。第4
図は、表面粗度が100Å以下の場合における金電
極の膜厚に対するワイヤ引張強度を測定したもの
である。
第4図において、上限は所要のワイヤ引張強度
3g以上であるけれども、下限Bは所要のワイヤ
引張強度3g以下であつた。このことにより、一
般的に有機金からなる金電極は、その膜厚が
0.5μm以下では電極として機能しにくいことが分
かる。すなわち、本発明は、このような性質をも
つ金電極に対して適用したものである。ところ
が、金電極21,22の膜厚が約0.5μmのものに
ついて、その表面粗度が300Å以上においては、
第5図に示すように、上限a、下限bともに所要
のワイヤ引張強度3g以上であり、その表面粗度
が300Å以下においては、引張強度の下限はbで
示すように所要のワイヤ引張強度3g以下であつ
た。
すなわち、第5図から明らかなように、膜厚が
0.5μm〜1.0μmであるような金電極21,22は、
その表面粗度が300Å以上であれば、金電極21,
22は所要のワイヤ引張強度3g以上の接合強度
を有するけれども、その表面粗度が300Å以下で
あれば、金電極21,22は所要のワイヤ引張強
度3g以下の接合強度しか有しない。
このことは、上記金電極21,22の膜厚が
0.5μm〜1.0μmであるようなものの場合には、そ
の表面粗度を300Å以上に形成することにより、
金ワイヤ6を金電極21,22にワイヤボンドし
た際に、金ワイヤ6が金電極21,22の粗面に
強く擦られて接合が良好になされる結果と推測さ
れる。
なお、上記の例において、金電極21,22の
表面粗度は焼成時間を変えることにより制御した
が、アルミナ粉末が市販のペーパを用いて、金電
極21,22の表面を研摩することによつても前
述した所定の表面粗度を得ることができる。
また、上記の例では、金電極21,22を絶縁
性基板1に直接形成したものであるが、第6図の
ようにガラス等の下地層23の表面をアルミナ粒
子等でラツピングして表面23aを所定の粗度に
荒した状態で、この上に同図Bのように金電極2
1,22を被着しても、同様の効果を奏すること
ができる。
[発明の効果] 以上のように、この発明によれば、絶縁性基板
に直接もしくはガラスからなる下地層を介して有
機金を0.5μm〜1.0μmに成膜した後に、必要に応
じてその金電極の表面を研磨あるいはラツピング
して、その表面粗度を300Å以上に設定したので、
ワイヤボンド時に、金ワイヤが金電極に擦すられ
て、十分な接合強度で良好なワイヤボンドが得ら
れる。
【図面の簡単な説明】
第1図はこの発明による金電極構造が適用され
るサーマルヘツドの一部を示す概略断面図、第2
図は同サーマルヘツドの金電極の焼成温度プロフ
アイルを示すタイムチヤート、第3図は同金電極
の表面粗度の実測波形図、第4図および第5図は
金電極の膜厚と表面粗度に対する各ワイヤ引張強
度の測定図、第6図は金電極構造が適用されるサ
ーマルヘツドの要部の変形例を示す断面図、第7
図は従来の金電極構造が適用されたサーマルヘツ
ドの一部を示す概略断面図、第8図は従来の金電
極の焼成温度プロフアイルを示すタイムチヤー
ト、第9図はワイヤボンドを説明する断面図、第
10図は従来の金電極の表面粗度の実測波形図で
ある。 1…絶縁性基板、6…金ワイヤ、21,22…
金電極。なお、図中、同一符号は同一または相当
部分を示す。

Claims (1)

  1. 【特許請求の範囲】 1 有機金で絶縁性基板に膜厚が0.5〜1.0μmとな
    るように焼成して成膜されたのち、パターニング
    され、ワイヤボンドで金ワイヤが接合される金電
    極を備えた金電極構造において、上記金電極の表
    面粗度を300Å以上に設定したことを特徴とする
    金電極構造。 2 有機金を絶縁性基板に印刷し、高速焼成炉で
    焼成することにより成膜することによつて、金電
    極の表面粗度を300Å以上に設定したことを特徴
    とする金電極の製造方法。 3 有機金を絶縁性基板に焼成して成膜した後
    に、アルミナ粉末又はサンドペーパーを用いて表
    面を研磨することにより、金電極の表面粗度を
    300Å以上に設定したことを特徴とする金電極の
    製造方法。 4 絶縁性基板上にガラスからなる下地層を設
    け、この下地層の表面をアルミナ粒子でラツピン
    グした後に金電極を被着することにより、金電極
    の表面粗度を300Å以上に設定したことを特徴と
    する金電極の製造方法。
JP60192218A 1985-08-29 1985-08-29 金電極構造およびその製造方法 Granted JPS6249640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60192218A JPS6249640A (ja) 1985-08-29 1985-08-29 金電極構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60192218A JPS6249640A (ja) 1985-08-29 1985-08-29 金電極構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPS6249640A JPS6249640A (ja) 1987-03-04
JPH0525176B2 true JPH0525176B2 (ja) 1993-04-12

Family

ID=16287625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60192218A Granted JPS6249640A (ja) 1985-08-29 1985-08-29 金電極構造およびその製造方法

Country Status (1)

Country Link
JP (1) JPS6249640A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4633442B2 (ja) * 2004-11-04 2011-02-16 ローム株式会社 サーマルヘッド
US7697020B2 (en) 2004-11-04 2010-04-13 Rohm Co., Ltd. Thermal print head and method for manufacturing same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547866A (en) * 1977-06-20 1979-01-20 Mitsubishi Electric Corp Manufacture for semiconductor device
JPS5434678A (en) * 1977-08-22 1979-03-14 Matsushita Electronics Corp Semiconductor device
JPS5739548A (en) * 1980-08-21 1982-03-04 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
JPS6249640A (ja) 1987-03-04

Similar Documents

Publication Publication Date Title
CN201442382U (zh) 一种热敏打印头
JPH0525176B2 (ja)
JPH0313983B2 (ja)
JPH0714647B2 (ja) サーマルヘッドおよびその製造方法
JPS6042069A (ja) サ−マルプリントヘツド
JPH07329329A (ja) 熱印字用基板
JPS61139453A (ja) サ−マルヘツド
JP2530931Y2 (ja) サーマルヘッド
JP3695021B2 (ja) サーマルヘッド
JP4668637B2 (ja) サーマルヘッドおよびその製造方法
JPH01286864A (ja) サーマルヘッド
JP2667787B2 (ja) サーマルプリントヘッド
JPH0528183B2 (ja)
JPH0576198B2 (ja)
JP3606688B2 (ja) サーマルヘッド及びその製造方法
JPS6230115B2 (ja)
KR20050089384A (ko) 세라믹 히터 및 이의 제조 방법
JPH029641A (ja) 感熱記録ヘッド
JPS61189959A (ja) 厚膜感熱記録ヘツド
JPH06218969A (ja) サーマルヘッド基板
JPH0239841B2 (ja)
JPH01229658A (ja) エッジタイプサーマルヘッド及びその製造方法
JPS588672A (ja) 熱記録ヘツド
JPH01112702A (ja) サーマルヘッド
JPS61237661A (ja) サ−マルプリントヘツド

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term