JPS6230115B2 - - Google Patents

Info

Publication number
JPS6230115B2
JPS6230115B2 JP56175235A JP17523581A JPS6230115B2 JP S6230115 B2 JPS6230115 B2 JP S6230115B2 JP 56175235 A JP56175235 A JP 56175235A JP 17523581 A JP17523581 A JP 17523581A JP S6230115 B2 JPS6230115 B2 JP S6230115B2
Authority
JP
Japan
Prior art keywords
resistor
electrode conductor
insulating substrate
thermal head
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56175235A
Other languages
English (en)
Other versions
JPS5876287A (ja
Inventor
Toshio Hida
Toshiaki Shoji
Takafumi Endo
Hiroshi Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56175235A priority Critical patent/JPS5876287A/ja
Publication of JPS5876287A publication Critical patent/JPS5876287A/ja
Publication of JPS6230115B2 publication Critical patent/JPS6230115B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【発明の詳細な説明】 この発明はサーマルヘツドに関し、特にサーマ
ルヘツドの構造の改良に関するものである。
一般にサーマルヘツドは、感熱記録紙上に数
字、文字、記号などを記録するために用いられる
ものであり、通常は、セラミツクなどの絶縁性基
板上に一対の電極を形成するとともに、両電極間
に発熱体としての抵抗体を電気的に接続して構成
されている。そしてサーマルヘツドを用いて記録
を行なう場合は、両電極間の抵抗体に電圧を印加
して該抵抗体を発熱させ、その熱を感熱記録紙に
与えればよく、そうすると感熱記録紙には該抵抗
体の発熱に応じて感熱記録が行なわれることとな
る。ここで感熱記録紙としては、周知のように、
熱を与えることによつて物理的あるいは化学的に
変色するように処理されたものが用いられる。
ところでこのようなサーマルヘツドには、感熱
記録紙上に高精度に熱記録を行うことができるこ
と、抵抗体の消費電力が少ないこと等が強く要求
されている。
第1図は従来のサーマルヘツドを示し、図にお
いて、1はたとえばセラミツクなどからなる絶縁
性基板、2は金などの金属材料を含有する導電性
ペーストを用いて上記絶縁性基板1上に厚膜技術
などの手法によつて形成された電極導体、3は電
極導体2間に該導体2の一部を被覆して形成され
た発熱体としての抵抗体であり、該抵抗体3は酸
化ルテニウムなどを含有する抵抗ペーストを用い
て上記電極導体2を形成する手法と同様の手法に
よつて形成されている。
しかるにこのような構造のサーマルヘツドで
は、抵抗体3の基板1表面からの中央部分3a上
面の高さが抵抗体3の電極導体2との重なり部分
3b上面の高さに比べて低くなり、たとえば、電
極導体2の膜厚を5μm、抵抗体3の膜厚を10μ
mとすると、重なり部分3b上面の高さは15μm
となる。従つて電極導体2間に所定の電圧を印加
して抵抗体3を発熱させ、その熱によつて抵抗体
3上に配置した感熱記録紙(図示省略)に印字を
行う際に、感熱記録紙と抵抗体3の中央部分3a
とが十分に接触せず、抵抗体3の熱が効率よく記
録紙に伝わらず、その結果、熱記憶された画像が
不鮮明になるとともに、抵抗体3への印加電力を
大きくしなければならず、又そのために抗抗体3
の経時劣化の速さが増大するなどの問題が生じ
る。
またこのような問題点を解消するため、電極導
体2を形成する際に、導電性ペーストを用いた従
来の手法によつてその膜厚を抵抗体3のそれに比
べて十分小さくしようとすると、電極導体2が多
孔質となつて電極導体2に断線が生じるおそれが
あり、又膜厚の小さい電極導体2の上に膜厚の大
きい抵抗体3が形成されるので、抵抗体3の重な
り部分3bに歪応力が集中して電極導体2が絶縁
性基板1からはくりするという欠点が生じる。
また逆に、抵抗体3の膜厚を電極導体2のそれ
に比べて十分大きくしようとすると、抵抗体3の
熱容量が大きくなることから、抵抗体3の熱応答
性が悪化して高速記録が困難となり、しかも抵抗
体3への印加電力が増大するという欠点が生じ
る。
この発明は、かかる点に鑑みてなされたもの
で、抵抗体と感熱記録紙との接触状態を向上させ
て鮮明な記録画像が得られるとともに、抵抗体の
消費電力の低減及び熱記録の高速化を図ることが
できるサーマルヘツドを得ることを目的とする。
そこで本件発明者は、厚膜製法ながらも電極導
体を薄く形成できる方法について鋭意研究した結
果、電極導体のペーストとしてメタル・オルガニ
ツク・ペースト(有機金属を完全に溶液化したも
の)を使用すればそれが可能であることを見い出
した。
即ち本件発明者の研究結果によれば、従来の導
電性ペーストは、例えばこれを18μmの厚さに塗
布すると焼成工程後では6μm程度になるのに対
し、メタル・オルガニツク・ペーストはこれを上
記同様18μmの厚さに塗布しても焼成工程後には
0.3μm程度と非常に薄くなり、しかもその膜質
は従来の導電性ペーストによる膜質に比し非常に
緻密で、0.3μm程度の膜厚でもピンホールを生
ずる恐れは全くないことが判明した。
そこでこの発明に係るサーマルヘツドは、絶縁
性基板上に厚膜製法により抵抗体を形成するとと
もに、この抵抗体の上面の一部に厚さ0.2μ〜0.5
μのメタル・オルガニツク・ペーストを用いて電
極導体を上記抵抗体の膜厚に比べて極めて小さく
形成するようにしたものである。
この発明においては、抵抗体及び電極導体とも
に厚膜製法により形成されているから、両者の間
には十分な密着力が得られ、また上記電極導体は
メタル・オルガニツク・ペーストを用いて形成さ
れているから、該導体の膜質を極めて緻密にでき
てその膜厚を薄くすることが可能となり、感熱記
録紙と抵抗体との接触状態が向上し、消費電力も
著しく軽減される。しかも厚膜の薄い電極導体を
厚膜の抵抗体上面の一部を覆つて形成しているか
ら、抵抗体に歪応力が発生しても電極導体が絶縁
性基板から剥離することはない。
以下本発明の一実施例を図について説明する。
第2図は本発明の一実施例によるサーマルヘツ
ドを示す。図において、1は絶縁性基板、30は
抵抗ペーストを用いて厚膜技術等の従来手法と同
様の手法によつて絶縁性基板1上に形成された抵
抗体、20は抵抗体30の上面の一部を覆つて形
成された電極導体で、該電極導体20は金などの
金属材料を含有するメタル・オルガニツク・ペー
ストを用いてエツチング技術あるいは厚膜技術等
の手法により形成されている。
次に作用効果について説明する。
このサーマルヘツドでは、メタル・オルガニツ
ク・ペーストの特性に関連して導体の膜質をきわ
めてち密にでき、かつその膜厚も0.2〜0.5μm程
度にし得ることから、電極導体20の微細パター
ンを精度よく、かつ生産性よく形成でき、しかも
電極導体20に断線が発生するおそれはほとんど
ない。また抵抗体30の膜厚は通常の寸法10〜15
μmに選ばれているので、抵抗体30と電極導体
20の抵抗体30との重なり部分20a間の上面
高さの差は電極導体20の膜厚0.2〜0.5μmと等
しい寸法となり、抵抗体30の膜厚10〜15μmに
比べて小さくなる。従つて熱記録を行なう際に
は、抵抗体30と感熱記録紙との接触状態が向上
し、感熱記録紙への熱伝達効率および熱伝達速度
が極めてよくなり、高精度にかつ高速度で熱記録
ができるとともに、抵抗体30の消費電力を低減
でき、又その結果抵抗体30の経時劣化も低減で
きる。さらには薄膜の電極導体30を厚膜の抵抗
体30上面の一部を覆つて形成しているので、た
とえ抵抗体30に歪応力が発生しても電極導体2
0はほとんど絶縁性基板1から剥離することはな
い。
また本実施例では、抵抗体30及び電極導体2
0ともに厚膜製法により形成しているので、両者
間には容易に十分な密着力が得られる。
以上のように本発明に係るサーマルヘツドによ
れば、絶縁性基板上に厚膜製法により抵抗体を形
成するとともに、この抵抗体の上面の一部を覆つ
て電極導体を厚さ0.2μ〜0.5μのメタル・オルガ
ニツク・ペーストを用いて形成するようにしたの
で、抵抗体と感熱記録紙との接触状態を向上させ
て、抵抗体の電力消費を低減でき、しかも高速で
記録できるとともに、記録画像の品質を向上で
き、更に抵抗体に歪応力が発生しても電極導体が
絶縁性基板から剥離することもないという効果が
ある。
【図面の簡単な説明】
第1図は従来のサーマルヘツドの断面図、第2
図はこの発明の一実施例によるサーマルヘツドの
断面図である。 1……絶縁性基板、20……電極導体、30…
…抵抗体。なお図中、同一符号は同一又は相当部
分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁性基板と、この絶縁性基板上に厚膜製法
    により形成された抵抗体と、この抵抗体の上面の
    一部を覆つて形成され、膜厚が0.2μ〜0.5μでメ
    タル・オルガニツク・ペーストを用いて上記絶縁
    性基板上に形成された電極導体とを備えたことを
    特徴とするサーマルヘツド。
JP56175235A 1981-10-31 1981-10-31 サ−マルヘツド Granted JPS5876287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56175235A JPS5876287A (ja) 1981-10-31 1981-10-31 サ−マルヘツド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56175235A JPS5876287A (ja) 1981-10-31 1981-10-31 サ−マルヘツド

Publications (2)

Publication Number Publication Date
JPS5876287A JPS5876287A (ja) 1983-05-09
JPS6230115B2 true JPS6230115B2 (ja) 1987-06-30

Family

ID=15992618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56175235A Granted JPS5876287A (ja) 1981-10-31 1981-10-31 サ−マルヘツド

Country Status (1)

Country Link
JP (1) JPS5876287A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03281783A (ja) * 1990-03-29 1991-12-12 Vacuum Metallurgical Co Ltd 金属薄膜の形成方法
US5587111A (en) * 1990-03-29 1996-12-24 Vacuum Metallurgical Co., Ltd. Metal paste, process for producing same and method of making a metallic thin film using the metal paste

Also Published As

Publication number Publication date
JPS5876287A (ja) 1983-05-09

Similar Documents

Publication Publication Date Title
JPS6230114B2 (ja)
US4734563A (en) Inversely processed resistance heater
JPS6246657A (ja) サ−マルヘツドの製造方法
JPS5876287A (ja) サ−マルヘツド
JPS60192658A (ja) 厚膜型サ−マルヘツド
JPH07112740B2 (ja) サーマルヘッド
JPH01286864A (ja) サーマルヘッド
US3481843A (en) Technique for anodization of thin film resistors
JPH0576198B2 (ja)
JP2550400B2 (ja) 絶縁基板およびこれを用いたサーマルヘッド
JPS5699680A (en) Thermal head
JPS61139453A (ja) サ−マルヘツド
JPS5989489A (ja) 厚膜パタ−ンの形成方法
JPH04241962A (ja) サーマルヘッドの製造方法
JPS63191655A (ja) 感熱記録ヘツド
JP2832977B2 (ja) サーマルヘッドおよびその製造方法
JPH02184458A (ja) サーマルヘッドの製造方法
JPS62162559A (ja) 通電転写記録ヘツド
JPH0418371A (ja) サーマルヘッドおよびその製造方法
JPS61114862A (ja) 感熱記録ヘツドの製造方法
JPS60171616A (ja) 薄膜磁気ヘツド
JPS6235915B2 (ja)
JPH0577465A (ja) サーマルヘツドの製造方法
JPH07323595A (ja) サーマルプリントヘッド
JPS6249640A (ja) 金電極構造およびその製造方法