JPH05267326A - Ｍｉｓトランジスタの製造方法 - Google Patents
Ｍｉｓトランジスタの製造方法Info
- Publication number
- JPH05267326A JPH05267326A JP6051892A JP6051892A JPH05267326A JP H05267326 A JPH05267326 A JP H05267326A JP 6051892 A JP6051892 A JP 6051892A JP 6051892 A JP6051892 A JP 6051892A JP H05267326 A JPH05267326 A JP H05267326A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- ion implantation
- gate electrode
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＬＤＤ構造を有するＭＩＳトランジスタにお
いて、その製造工程を簡略化することである。 【構成】 （Ａ）シリコン基板１１上にゲ―ト絶縁層１
２、導電層１３および絶縁層１４を順次形成し、絶縁層
１４上にフォトレジスト１５を形成する。（Ｂ）フォト
レジスト１５をマスクとして異方性ドライエッチングを
行い、その側壁がテ―パ―状のゲ―ト電極１３ａを形成
する。（Ｃ）不純物を所定の加速電圧でイオン注入し、
低濃度イオン注入層１６および高濃度イオン注入層１７
を同時に形成する。（Ｄ）熱処理により不純物の活性化
を行い、低濃度拡散層１６ａおよび高濃度拡散層１７ａ
を形成する。
いて、その製造工程を簡略化することである。 【構成】 （Ａ）シリコン基板１１上にゲ―ト絶縁層１
２、導電層１３および絶縁層１４を順次形成し、絶縁層
１４上にフォトレジスト１５を形成する。（Ｂ）フォト
レジスト１５をマスクとして異方性ドライエッチングを
行い、その側壁がテ―パ―状のゲ―ト電極１３ａを形成
する。（Ｃ）不純物を所定の加速電圧でイオン注入し、
低濃度イオン注入層１６および高濃度イオン注入層１７
を同時に形成する。（Ｄ）熱処理により不純物の活性化
を行い、低濃度拡散層１６ａおよび高濃度拡散層１７ａ
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＤＤ（ライトリ ド
―プト ドレイン）構造を有するＭＩＳトランジスタの
製造方法に関する。
―プト ドレイン）構造を有するＭＩＳトランジスタの
製造方法に関する。
【０００２】
【従来の技術】図２は、従来例を示した説明図であり、
ＬＤＤ構造を有するＭＩＳトランジスタの製造方法を示
した図である。
ＬＤＤ構造を有するＭＩＳトランジスタの製造方法を示
した図である。
【０００３】３１はシリコン基板、３２はゲ―ト絶縁
層、３３はゲ―ト電極、３４は絶縁層、３５はＬＤＤ構
造を形成するための絶縁層である。３６は低濃度イオン
注入層、３６ａはこの低濃度イオン注入層３６を活性化
した低濃度拡散層、３７は高濃度イオン注入層、３７ａ
はこの高濃度イオン注入層３７を活性化した高濃度拡散
層である。
層、３３はゲ―ト電極、３４は絶縁層、３５はＬＤＤ構
造を形成するための絶縁層である。３６は低濃度イオン
注入層、３６ａはこの低濃度イオン注入層３６を活性化
した低濃度拡散層、３７は高濃度イオン注入層、３７ａ
はこの高濃度イオン注入層３７を活性化した高濃度拡散
層である。
【０００４】つぎに、図２（Ａ）〜（Ｃ）にしたがって
製造方法の説明を行う。
製造方法の説明を行う。
【０００５】（Ａ）ゲ―ト電極３３をマスクとして不純
物のイオン注入を行い、低濃度イオン注入層３６を形成
する。
物のイオン注入を行い、低濃度イオン注入層３６を形成
する。
【０００６】（Ｂ）絶縁層３５を形成し、この絶縁層３
５およびゲ―ト電極３３をマスクとして不純物のイオン
注入を行い、高濃度イオン注入層３７を形成する。
５およびゲ―ト電極３３をマスクとして不純物のイオン
注入を行い、高濃度イオン注入層３７を形成する。
【０００７】（Ｄ）熱処理により不純物の活性化を行
い、低濃度拡散層３６ａおよび高濃度拡散層３７ａを形
成する。
い、低濃度拡散層３６ａおよび高濃度拡散層３７ａを形
成する。
【０００８】
【発明が解決しようとする課題】上記従来の方法では、
２度のイオン注入工程、絶縁層３５の形成工程等、製造
工程が複雑になるという問題点があった。
２度のイオン注入工程、絶縁層３５の形成工程等、製造
工程が複雑になるという問題点があった。
【０００９】本発明の目的は、ＬＤＤ構造を有するＭＩ
Ｓトランジスタにおいて、その製造工程を簡略化するこ
とである。
Ｓトランジスタにおいて、その製造工程を簡略化するこ
とである。
【００１０】
【課題を解決するための手段】本発明のＭＩＳトランジ
スタの製造方法は、側壁がテ―パ―状のゲ―ト電極を形
成し、このゲ―ト電極をマスクとしてイオン注入を行
い、ゲ―ト電極の側壁下部に低濃度イオン注入層をこの
低濃度イオン注入層の外側に高濃度イオン注入層を同時
に形成するものである。
スタの製造方法は、側壁がテ―パ―状のゲ―ト電極を形
成し、このゲ―ト電極をマスクとしてイオン注入を行
い、ゲ―ト電極の側壁下部に低濃度イオン注入層をこの
低濃度イオン注入層の外側に高濃度イオン注入層を同時
に形成するものである。
【００１１】
【実施例】図１は、本発明の実施例を示した説明図であ
り、ＬＤＤ構造を有するＭＩＳトランジスタの製造方法
を示した図である。
り、ＬＤＤ構造を有するＭＩＳトランジスタの製造方法
を示した図である。
【００１２】１１はシリコン基板、１２は熱酸化シリコ
ンを用いたゲ―ト絶縁層（層厚は１０〜５０ｎｍ程度）
である。１３はポリシリコンを用いた導電層（層厚は１
００〜５００ｎｍ程度）、１３ａはこの導電層１３をエ
ッチングして形成されたゲ―ト電極でその側壁はテ―パ
―状となっている。１４は絶縁層、１４ａはこの絶縁層
１４をゲ―ト電極１３ａと同一の平面形状に形成したも
のである。１５はフォトレジストである。１６は低濃度
イオン注入層、１６ａはこの低濃度イオン注入層１６を
活性化した低濃度拡散層である。１７は高濃度イオン注
入層、１７ａはこの高濃度イオン注入層１７を活性化し
た高濃度拡散層である。
ンを用いたゲ―ト絶縁層（層厚は１０〜５０ｎｍ程度）
である。１３はポリシリコンを用いた導電層（層厚は１
００〜５００ｎｍ程度）、１３ａはこの導電層１３をエ
ッチングして形成されたゲ―ト電極でその側壁はテ―パ
―状となっている。１４は絶縁層、１４ａはこの絶縁層
１４をゲ―ト電極１３ａと同一の平面形状に形成したも
のである。１５はフォトレジストである。１６は低濃度
イオン注入層、１６ａはこの低濃度イオン注入層１６を
活性化した低濃度拡散層である。１７は高濃度イオン注
入層、１７ａはこの高濃度イオン注入層１７を活性化し
た高濃度拡散層である。
【００１３】つぎに、図１（Ａ）〜（Ｄ）にしたがって
製造方法の説明を行う。
製造方法の説明を行う。
【００１４】（Ａ）シリコン基板１１上にゲ―ト絶縁層
１２、導電層１３および絶縁層１４を順次形成した後、
絶縁層１４上にフォトレジスト１５を形成する。
１２、導電層１３および絶縁層１４を順次形成した後、
絶縁層１４上にフォトレジスト１５を形成する。
【００１５】（Ｂ）フォトレジスト１５をマスクとした
異方性ドライエッチングにより導電層１３および絶縁層
１４をエッチングし、その側壁がテ―パ―状のゲ―ト電
極１３ａを形成する。エッチング終了後、フォトレジス
ト１５を除去する。
異方性ドライエッチングにより導電層１３および絶縁層
１４をエッチングし、その側壁がテ―パ―状のゲ―ト電
極１３ａを形成する。エッチング終了後、フォトレジス
ト１５を除去する。
【００１６】（Ｃ）不純物を所定の加速電圧でイオン注
入し、ゲ―ト電極１３ａの側壁下部に低濃度イオン注入
層１６を、ゲ―ト電極１３ａの底面の外側に高濃度イオ
ン注入層１７を形成する。すなわち、単一のイオン注入
工程により、低濃度イオン注入層１６および高濃度イオ
ン注入層１７が同時に形成されることになる。ゲ―ト電
極１３ａの側壁下部では、ゲ―ト電極の中央に向かって
徐々に不純物濃度が低くなっている。
入し、ゲ―ト電極１３ａの側壁下部に低濃度イオン注入
層１６を、ゲ―ト電極１３ａの底面の外側に高濃度イオ
ン注入層１７を形成する。すなわち、単一のイオン注入
工程により、低濃度イオン注入層１６および高濃度イオ
ン注入層１７が同時に形成されることになる。ゲ―ト電
極１３ａの側壁下部では、ゲ―ト電極の中央に向かって
徐々に不純物濃度が低くなっている。
【００１７】（Ｄ）熱処理により不純物の活性化を行
い、低濃度イオン注入層１６に対応して低濃度拡散層１
６ａを、高濃度イオン注入層１７に対応して高濃度拡散
層１７ａを形成する。いうまでもないが、高濃度拡散層
１７ａはＭＩＳトランジスタのソ―ス／ドレインとなる
ものである。
い、低濃度イオン注入層１６に対応して低濃度拡散層１
６ａを、高濃度イオン注入層１７に対応して高濃度拡散
層１７ａを形成する。いうまでもないが、高濃度拡散層
１７ａはＭＩＳトランジスタのソ―ス／ドレインとなる
ものである。
【００１８】
【発明の効果】本発明では、側壁がテ―パ―状のゲ―ト
電極を形成し、このゲ―ト電極をマスクとしてイオン注
入を行い、低濃度イオン注入層と高濃度イオン注入層と
を同時に形成するため、製造工程を大幅に簡略化するこ
とができる。
電極を形成し、このゲ―ト電極をマスクとしてイオン注
入を行い、低濃度イオン注入層と高濃度イオン注入層と
を同時に形成するため、製造工程を大幅に簡略化するこ
とができる。
【図１】本発明の実施例を示した説明図である。
【図２】従来例を示した説明図である。
１１……シリコン基板 １３ａ…ゲ―ト電極 １６……低濃度イオン注入層 １７……高濃度イオン注入層
Claims (1)
- 【請求項１】 側壁がテ―パ―状のゲ―ト電極を形成す
る工程と、 上記ゲ―ト電極をマスクとして半導体基板に不純物をイ
オン注入することにより、上記ゲ―ト電極の側壁下部に
低濃度イオン注入層をこの低濃度イオン注入層の外側に
高濃度イオン注入層を同時に形成する工程とを有するこ
とを特徴とするＭＩＳトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6051892A JPH05267326A (ja) | 1992-03-17 | 1992-03-17 | Ｍｉｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6051892A JPH05267326A (ja) | 1992-03-17 | 1992-03-17 | Ｍｉｓトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267326A true JPH05267326A (ja) | 1993-10-15 |
Family
ID=13144626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6051892A Withdrawn JPH05267326A (ja) | 1992-03-17 | 1992-03-17 | Ｍｉｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267326A (ja) |
-
1992
- 1992-03-17 JP JP6051892A patent/JPH05267326A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05267325A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH0370139A (ja) | 光学的記録再生方法 | |
| JPH05267326A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH03198349A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0481327B2 (ja) | ||
| JPS63275179A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH05243261A (ja) | 絶縁ゲート電界効果トランジスタ | |
| KR0167253B1 (ko) | 반도체 소자 제조방법 | |
| JPH025436A (ja) | 電界効果トランジスタの製造方法 | |
| JPH11274492A (ja) | 半導体装置及びその製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| KR100244498B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH03190140A (ja) | Ｍｏｓトランジスタとその製造方法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JPH0355879A (ja) | 半導体装置とその製造方法 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| JPH0794734A (ja) | 高耐圧トランジスタの製造方法 | |
| KR20020010965A (ko) | 반도체소자의 제조 방법 | |
| JPS62235783A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6313377A (ja) | Ｌｄｄ型電界効果トランジスタの製造方法 | |
| JPH0766393A (ja) | 半導体装置の製造方法 | |
| JPH04360540A (ja) | 半導体装置の製造方法 | |
| JPH04139834A (ja) | 半導体装置の製造方法 | |
| JPS63117467A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |