JPH05275534A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH05275534A JPH05275534A JP7185692A JP7185692A JPH05275534A JP H05275534 A JPH05275534 A JP H05275534A JP 7185692 A JP7185692 A JP 7185692A JP 7185692 A JP7185692 A JP 7185692A JP H05275534 A JPH05275534 A JP H05275534A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output circuit
- integrated circuit
- power supply
- simultaneous operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】集積回路における入出力回路に同時動作させる
ことにより他の入出力回路への影響を無くし、より自由
度のある同時動作が出来ることを目的としている。 【構成】チップ上の入出力回路５上に形成される電源配
線４及びグランド配線３において、同時動作部に対応す
るグランド配線３と同時動作部に隣接する他の入出力回
路５に対応するグランド配線３とは切離し、同時動作部
の端にある入出力回路に対応するグランド配線とこれに
対応するボンディングパッド６と接続線７を介して接続
し、同時動作部の同時動作による他の入出力回路への影
響をなくしている。
ことにより他の入出力回路への影響を無くし、より自由
度のある同時動作が出来ることを目的としている。 【構成】チップ上の入出力回路５上に形成される電源配
線４及びグランド配線３において、同時動作部に対応す
るグランド配線３と同時動作部に隣接する他の入出力回
路５に対応するグランド配線３とは切離し、同時動作部
の端にある入出力回路に対応するグランド配線とこれに
対応するボンディングパッド６と接続線７を介して接続
し、同時動作部の同時動作による他の入出力回路への影
響をなくしている。
Description
【０００１】
【産業上の利用分野】本発明は集積回路装置に関し、特
にマスタースライス方式の集積回路装置に関する。
にマスタースライス方式の集積回路装置に関する。
【０００２】
【従来の技術】図２は従来の集積回路装置の一例を説明
するためのチップの上面を示す図、図３は、図２のＡ部
を拡大して示す図である。この種の集積回路装置は、図
２に示すように、トランジスタ等の素子からなる内部セ
ルがＸ方向，Ｙ方向に繰り返しチップの中央部に配置し
て形成される内部セル領域１と、この内部セル領域１の
該周囲に配設される入出力回路領域２と、更にその外周
部に配列したボンディング・パッド３とを有している。
するためのチップの上面を示す図、図３は、図２のＡ部
を拡大して示す図である。この種の集積回路装置は、図
２に示すように、トランジスタ等の素子からなる内部セ
ルがＸ方向，Ｙ方向に繰り返しチップの中央部に配置し
て形成される内部セル領域１と、この内部セル領域１の
該周囲に配設される入出力回路領域２と、更にその外周
部に配列したボンディング・パッド３とを有している。
【０００３】また、絶縁膜を介して入出力回路５に接続
する電源配線４とグランド配線３は、図３に示すよう
に、入出力回路５の同時動作する同時動作部と、他入出
力回路部との境界には、ボンディング・パッド６から接
続線７により電源あるいはグランド配線を引き出し他入
出力回路への同時動作による電源・グランド配線の電位
のゆれの影響を減少させていた。
する電源配線４とグランド配線３は、図３に示すよう
に、入出力回路５の同時動作する同時動作部と、他入出
力回路部との境界には、ボンディング・パッド６から接
続線７により電源あるいはグランド配線を引き出し他入
出力回路への同時動作による電源・グランド配線の電位
のゆれの影響を減少させていた。
【０００４】
【発明が解決しようとする課題】前述した従来のマスタ
ースライス方式の集積回路装置では、入出力回路の同時
動作時に起こる電源・グランド配線の電位のゆれを、他
の入出力回路に影響を与えないように、同時動作部と他
の入出力回路部の境界で、電源あるいはグランド配線の
引き出しを行なっていたが、これだけでは十分ではな
く、他の入出力部に影響を与え、同時動作の自由度を制
限するという問題があった。そこで、本発明の目的は以
上の欠点を解決し、他の入出力部に影響を与えることな
く同時動作部に同時動作が出来るマスタースライス方式
の集積回路装置を提供することにある。
ースライス方式の集積回路装置では、入出力回路の同時
動作時に起こる電源・グランド配線の電位のゆれを、他
の入出力回路に影響を与えないように、同時動作部と他
の入出力回路部の境界で、電源あるいはグランド配線の
引き出しを行なっていたが、これだけでは十分ではな
く、他の入出力部に影響を与え、同時動作の自由度を制
限するという問題があった。そこで、本発明の目的は以
上の欠点を解決し、他の入出力部に影響を与えることな
く同時動作部に同時動作が出来るマスタースライス方式
の集積回路装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の集積回路装置
は、チップ状の半導体基板の一主面にセルが形成される
内部セル領域と、この内部セル領域の周囲に形成される
入出力回路領域と、この入出力回路を囲むように配置さ
れるボンディングパッドと、前記入出力回路上に絶縁膜
を介して形成されるとともに前記内部セル領域を囲むよ
うに平行に伸びる電源配線およびグランド配線とを有す
る集積回路装置において、同時動作をする前記入出力回
路部における前記電源線およびグランド線とこの同時動
作をする前記入出力回路部における前記電源線およびグ
ランド線とのいずれかを切離し、前記同時動作をする領
域の端にある切離された線部と前記ボンディングパッド
とを接続線により接続することを特徴としている。
は、チップ状の半導体基板の一主面にセルが形成される
内部セル領域と、この内部セル領域の周囲に形成される
入出力回路領域と、この入出力回路を囲むように配置さ
れるボンディングパッドと、前記入出力回路上に絶縁膜
を介して形成されるとともに前記内部セル領域を囲むよ
うに平行に伸びる電源配線およびグランド配線とを有す
る集積回路装置において、同時動作をする前記入出力回
路部における前記電源線およびグランド線とこの同時動
作をする前記入出力回路部における前記電源線およびグ
ランド線とのいずれかを切離し、前記同時動作をする領
域の端にある切離された線部と前記ボンディングパッド
とを接続線により接続することを特徴としている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の集積回路装置の一実施例を説明す
るためのチップ上の入出力回路領域とボンディングパッ
ド配置領域とを抽出して拡大して示す図である。この集
積回路装置は、図１に示すように、チップの入出力回路
領域２の中で、入出力回路５の同時動作部の端にある入
出力回路領域２上のグランド配線３とボンディング・パ
ッド６とを接続線７で接続し、さらに同時動作部と他入
出力回路部の境界入出力回路領域２上のグランド配線３
を切断分離することである。
る。図１は、本発明の集積回路装置の一実施例を説明す
るためのチップ上の入出力回路領域とボンディングパッ
ド配置領域とを抽出して拡大して示す図である。この集
積回路装置は、図１に示すように、チップの入出力回路
領域２の中で、入出力回路５の同時動作部の端にある入
出力回路領域２上のグランド配線３とボンディング・パ
ッド６とを接続線７で接続し、さらに同時動作部と他入
出力回路部の境界入出力回路領域２上のグランド配線３
を切断分離することである。
【０００７】このことにより入出力回路５の同時動作に
よるグランド配線３の電位のゆれが他の入出力回路部へ
の影響を与えることを防止することができる。また、グ
ランド配線の代りに電源配線と接続し、電源配線部を切
離しても同様の効果が得られる。
よるグランド配線３の電位のゆれが他の入出力回路部へ
の影響を与えることを防止することができる。また、グ
ランド配線の代りに電源配線と接続し、電源配線部を切
離しても同様の効果が得られる。
【０００８】例えば、具体的な適用例として、アナログ
回路等の電位のゆれによる影響を受けやすい集積回路の
場合を説明する。前述の実施例において、説明した同時
動作部と同様にアナログ回路部と他入出力回路部の境界
にある電源・グランド配線に接続線を介してボンディン
グ・パッド接続し、他入出力回路部に対応する電源ある
いはグランド配線より切り離し、アナログ回路部へ他入
出力回路部の動作などによる電位のゆれの影響を防止す
ることができる。
回路等の電位のゆれによる影響を受けやすい集積回路の
場合を説明する。前述の実施例において、説明した同時
動作部と同様にアナログ回路部と他入出力回路部の境界
にある電源・グランド配線に接続線を介してボンディン
グ・パッド接続し、他入出力回路部に対応する電源ある
いはグランド配線より切り離し、アナログ回路部へ他入
出力回路部の動作などによる電位のゆれの影響を防止す
ることができる。
【０００９】
【発明の効果】以上説明したように本発明は、入出力回
路領域の同時動作部の端にあるグランド配線及び電源配
線のいずれかを他入出力回路部に対応するグランド配線
及び電源配線のいずれかと切り離し、新たに同時動作部
の端にあるグランド線及び電源配線のいずれかをボンデ
ィングパッドに接続線を介して接続することによって、
同時動作部の同時動作によるグランド配線の電位のゆれ
が他入出力回路部に影響を与えなくなり、同時動作の自
由度を広げる集積回路装置が得られるという効果があ
る。
路領域の同時動作部の端にあるグランド配線及び電源配
線のいずれかを他入出力回路部に対応するグランド配線
及び電源配線のいずれかと切り離し、新たに同時動作部
の端にあるグランド線及び電源配線のいずれかをボンデ
ィングパッドに接続線を介して接続することによって、
同時動作部の同時動作によるグランド配線の電位のゆれ
が他入出力回路部に影響を与えなくなり、同時動作の自
由度を広げる集積回路装置が得られるという効果があ
る。
【図１】本発明の集積回路装置の一実施例を説明するた
めのチップ上の入出力回路領域とボンディングパッド配
置領域を拡大して示す図である。
めのチップ上の入出力回路領域とボンディングパッド配
置領域を拡大して示す図である。
【図２】従来の集積回路装置の一例を説明するためのチ
ップ上の配線パターンを示す図である。
ップ上の配線パターンを示す図である。
【図３】図２のＡ部を拡大して示す図である。
１ 内部セル領域 ２ 入出力回路領域 ３ グランド配線 ４ 電源配線 ５ 入出力回路 ６ ボンディングパッド ７ 接続線
Claims (1)
- 【請求項１】 チップ状の半導体基板の一主面にセルが
形成される内部セル領域と、この内部セル領域の周囲に
形成される入出力回路領域と、この入出力回路を囲むよ
うに配置されるボンディングパッドと、前記入出力回路
上に絶縁膜を介して形成されるとともに前記内部セル領
域を囲むように平行に伸びる電源配線およびグランド配
線とを有する集積回路装置において、同時動作をする前
記入出力回路部における前記電源線およびグランド線と
この同時動作をする前記入出力回路部における前記電源
線およびグランド線とのいずれかを切離し、前記同時動
作をする領域の端にある切離された線部と前記ボンディ
ングパッドとを接続線により接続することを特徴とする
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7185692A JPH05275534A (ja) | 1992-03-30 | 1992-03-30 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7185692A JPH05275534A (ja) | 1992-03-30 | 1992-03-30 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275534A true JPH05275534A (ja) | 1993-10-22 |
Family
ID=13472596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7185692A Withdrawn JPH05275534A (ja) | 1992-03-30 | 1992-03-30 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275534A (ja) |
-
1992
- 1992-03-30 JP JP7185692A patent/JPH05275534A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020153619A1 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
| JPH05275534A (ja) | 集積回路装置 | |
| JP2681427B2 (ja) | 半導体装置 | |
| KR19990030082A (ko) | 에뮬레이션 회로 장치의 제조 방법 및 2개의 집적 회로를 가진 장치 | |
| JPH0416944B2 (ja) | ||
| JPH0629395A (ja) | 半導体集積回路装置 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH04129250A (ja) | 薄型混成集積回路基板 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JP3308047B2 (ja) | 半導体装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| KR101057750B1 (ko) | 시스템온칩의 입출력 패드 구성 방법 | |
| JP3074710B2 (ja) | 半導体集積回路装置 | |
| JP2003124331A (ja) | 半導体集積回路装置 | |
| JPH065663A (ja) | 評価用半導体装置 | |
| JPS6348122Y2 (ja) | ||
| JPH08264673A (ja) | 集積回路装置 | |
| JPH0360061A (ja) | 集積回路パッケージ | |
| JPS6089955A (ja) | 半導体装置 | |
| JPS6251231A (ja) | 半導体集積回路装置 | |
| JPH04332151A (ja) | 半導体集積回路のレイアウト法 | |
| JPH0322461A (ja) | 半導体集積回路 | |
| JPH05102310A (ja) | 半導体集積回路における入出力バツフアーセル | |
| JPH04260341A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |