JPH05275932A - 任意波形発生器 - Google Patents
任意波形発生器Info
- Publication number
- JPH05275932A JPH05275932A JP6720692A JP6720692A JPH05275932A JP H05275932 A JPH05275932 A JP H05275932A JP 6720692 A JP6720692 A JP 6720692A JP 6720692 A JP6720692 A JP 6720692A JP H05275932 A JPH05275932 A JP H05275932A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- memory
- element data
- cpu
- sequencer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 本発明は任意波形発生器に関し、その目的
は、シーケンスメモリのメモリ容量の制限をなくし、簡
単な回路構成でより複雑な波形生成が可能な任意波形発
生器を提供することにある。 【構成】 シーケンスプログラム，波形エレメントデー
タの生成及び各部の制御を行うＣＰＵと、波形エレメン
トデータを格納する波形メモリと、ＣＰＵからシーケン
スプログラムを読み込み、波形メモリの波形エレメント
データの書き込み及び読み出しを制御するシーケンサー
と、波形メモリから出力される波形エレメントデータを
アナログ信号に変換するＤ／Ａ変換器とで構成する。
は、シーケンスメモリのメモリ容量の制限をなくし、簡
単な回路構成でより複雑な波形生成が可能な任意波形発
生器を提供することにある。 【構成】 シーケンスプログラム，波形エレメントデー
タの生成及び各部の制御を行うＣＰＵと、波形エレメン
トデータを格納する波形メモリと、ＣＰＵからシーケン
スプログラムを読み込み、波形メモリの波形エレメント
データの書き込み及び読み出しを制御するシーケンサー
と、波形メモリから出力される波形エレメントデータを
アナログ信号に変換するＤ／Ａ変換器とで構成する。
Description
【０００１】
【産業上の利用分野】本発明は任意波形発生器に関し、
更に詳しくは、ハードウェア構成の簡略化及びより複雑
な波形生成の実現に関する。
更に詳しくは、ハードウェア構成の簡略化及びより複雑
な波形生成の実現に関する。
【０００２】
【従来の技術】図３は従来の任意波形発生器の一例のブ
ロック図である。図において、ＣＰＵ１はバス２に接続
されている。シーケンサー３もバス２に接続されてい
る。シーケンサー３には、シーケンスメモリ４及び波形
メモリ５が接続されている。波形メモリ５の出力端子に
はＤ／Ａ変換器６が接続されている。
ロック図である。図において、ＣＰＵ１はバス２に接続
されている。シーケンサー３もバス２に接続されてい
る。シーケンサー３には、シーケンスメモリ４及び波形
メモリ５が接続されている。波形メモリ５の出力端子に
はＤ／Ａ変換器６が接続されている。
【０００３】このような構成において、ＣＰＵ１はシー
ケンサー３を起動する。シーケンサー３は、シーケンス
メモリ４に格納されているシーケンスプログラムに従っ
て、波形メモリ５に格納されている波形エレメントデー
タをＤ／Ａ変換器５に読み出す。これにより、波形デー
タはアナログ信号波形に変換されて出力される。
ケンサー３を起動する。シーケンサー３は、シーケンス
メモリ４に格納されているシーケンスプログラムに従っ
て、波形メモリ５に格納されている波形エレメントデー
タをＤ／Ａ変換器５に読み出す。これにより、波形デー
タはアナログ信号波形に変換されて出力される。
【０００４】
【発明が解決しようとする課題】しかし、このような構
成では、シーケンサー３は波形メモリ５に格納されてい
る波形エレメントデータをシーケンスメモリ４に格納さ
れているシーケンスプログラムに従って読み出すので、
シーケンスプログラムのステップ数はシーケンスメモリ
４のメモリ容量で制限されることになり、シーケンスメ
モリ４のメモリ容量を越えるようなステップ数を必要と
する複雑な波形を生成できないという問題がある。
成では、シーケンサー３は波形メモリ５に格納されてい
る波形エレメントデータをシーケンスメモリ４に格納さ
れているシーケンスプログラムに従って読み出すので、
シーケンスプログラムのステップ数はシーケンスメモリ
４のメモリ容量で制限されることになり、シーケンスメ
モリ４のメモリ容量を越えるようなステップ数を必要と
する複雑な波形を生成できないという問題がある。
【０００５】本発明はこのような問題点に鑑みてなされ
たものであり、その目的は、シーケンスメモリのメモリ
容量の制限をなくし、簡単な回路構成でより複雑な波形
生成が可能な任意波形発生器を提供することにある。
たものであり、その目的は、シーケンスメモリのメモリ
容量の制限をなくし、簡単な回路構成でより複雑な波形
生成が可能な任意波形発生器を提供することにある。
【０００６】
【課題を解決するための手段】本発明に係る任意波形発
生器は、シーケンスプログラム，波形エレメントデータ
の生成及び各部の制御を行うＣＰＵと、波形エレメント
データを格納する波形メモリと、ＣＰＵからシーケンス
プログラムを読み込み、波形メモリの波形エレメントデ
ータの書き込み及び読み出しを制御するシーケンサー
と、波形メモリから出力される波形エレメントデータを
アナログ信号に変換するＤ／Ａ変換器、とで構成された
ことを特徴とする。
生器は、シーケンスプログラム，波形エレメントデータ
の生成及び各部の制御を行うＣＰＵと、波形エレメント
データを格納する波形メモリと、ＣＰＵからシーケンス
プログラムを読み込み、波形メモリの波形エレメントデ
ータの書き込み及び読み出しを制御するシーケンサー
と、波形メモリから出力される波形エレメントデータを
アナログ信号に変換するＤ／Ａ変換器、とで構成された
ことを特徴とする。
【０００７】
【作用】シーケンサーはＣＰＵからシーケンスプログラ
ムを読み込み、波形メモリの波形エレメントデータの書
き込み及び読み出しを制御する。これにより、シーケン
スプログラムの制限を受けることなく、複雑な波形生成
が行える。
ムを読み込み、波形メモリの波形エレメントデータの書
き込み及び読み出しを制御する。これにより、シーケン
スプログラムの制限を受けることなく、複雑な波形生成
が行える。
【０００８】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図１は本発明の一実施例のブロック図で
ある。図１において、ＣＰＵ１１はバス１２に接続され
ていて、各部の制御の外、シーケンサー１３へのシーケ
ンスプログラムの出力及びシーケンサー１３を介して波
形メモリ１４への波形エレメントデータの書き込みを行
う。シーケンサー１３は、ＣＰＵ１１の制御に従って波
形エレメントデータを波形メモリ１４に書き込んだり、
ＣＰＵ１１から書き込まれるシーケンスプログラムに従
って所定の波形エレメントデータを読み出すためのアド
レスを波形メモリ１４に出力する。波形メモリ１４はシ
ーケンサー１３から与えられるアドレスに応じた波形エ
レメントデータをＤ／Ａ変換器１５に出力する。そし
て、Ｄ／Ａ変換器１５は入力された波形エレメントデー
タをアナログ信号波形に変換して出力する。
細に説明する。図１は本発明の一実施例のブロック図で
ある。図１において、ＣＰＵ１１はバス１２に接続され
ていて、各部の制御の外、シーケンサー１３へのシーケ
ンスプログラムの出力及びシーケンサー１３を介して波
形メモリ１４への波形エレメントデータの書き込みを行
う。シーケンサー１３は、ＣＰＵ１１の制御に従って波
形エレメントデータを波形メモリ１４に書き込んだり、
ＣＰＵ１１から書き込まれるシーケンスプログラムに従
って所定の波形エレメントデータを読み出すためのアド
レスを波形メモリ１４に出力する。波形メモリ１４はシ
ーケンサー１３から与えられるアドレスに応じた波形エ
レメントデータをＤ／Ａ変換器１５に出力する。そし
て、Ｄ／Ａ変換器１５は入力された波形エレメントデー
タをアナログ信号波形に変換して出力する。
【０００９】図２は図１の動作の流れを説明するフロー
チャートである。はじめに、ＣＰＵ１１は波形エレメン
トデータをバス１２及びシーケンサー１３を介して波形
メモリ１４に書き込む（ステップ）。続いて、ＣＰＵ
１１はシーケンサー１３にシーケンスプログラムを１ス
テップずつ与える（ステップ）。シーケンサー１３は
シーケンスプログラムに従って所定の波形エレメントデ
ータを読み出すためのアドレスを波形メモリ１４に出力
する（ステップ）。波形メモリ１４はシーケンサー１
３から与えられるアドレスに応じた波形エレメントデー
タをＤ／Ａ変換器１５に出力する（ステップ）。Ｄ／
Ａ変換器１５は入力された波形エレメントデータをアナ
ログ信号波形に変換して出力する（ステップ）。そし
て、シーケンスプログラムの１ステップについての処理
が終了したか否かを判断し（ステップ）、終了してい
なければステップ以降の処理を繰り返して実行し、終
了していればシーケンスプログラムの全ステップについ
ての処理が終了したか否かを判断する（ステップ）。
全ステップの処理が終了していなければステップ以降
の処理を繰り返して実行し、終了していれば一連の波形
出力が終了になる。
チャートである。はじめに、ＣＰＵ１１は波形エレメン
トデータをバス１２及びシーケンサー１３を介して波形
メモリ１４に書き込む（ステップ）。続いて、ＣＰＵ
１１はシーケンサー１３にシーケンスプログラムを１ス
テップずつ与える（ステップ）。シーケンサー１３は
シーケンスプログラムに従って所定の波形エレメントデ
ータを読み出すためのアドレスを波形メモリ１４に出力
する（ステップ）。波形メモリ１４はシーケンサー１
３から与えられるアドレスに応じた波形エレメントデー
タをＤ／Ａ変換器１５に出力する（ステップ）。Ｄ／
Ａ変換器１５は入力された波形エレメントデータをアナ
ログ信号波形に変換して出力する（ステップ）。そし
て、シーケンスプログラムの１ステップについての処理
が終了したか否かを判断し（ステップ）、終了してい
なければステップ以降の処理を繰り返して実行し、終
了していればシーケンスプログラムの全ステップについ
ての処理が終了したか否かを判断する（ステップ）。
全ステップの処理が終了していなければステップ以降
の処理を繰り返して実行し、終了していれば一連の波形
出力が終了になる。
【００１０】このように構成することにより、従来のシ
ーケンスメモリの代わりにＣＰＵ１１がシーケンサー１
３に対する処理を行うので、シーケンスメモリのメモリ
容量の制限によるシーケンスプログラムのステップ数の
制限を受けることはなく、複雑な波形生成が可能にな
る。
ーケンスメモリの代わりにＣＰＵ１１がシーケンサー１
３に対する処理を行うので、シーケンスメモリのメモリ
容量の制限によるシーケンスプログラムのステップ数の
制限を受けることはなく、複雑な波形生成が可能にな
る。
【００１１】また、シーケンスメモリが不要になるの
で、回路構成が簡素化できるという効果も得られる。
で、回路構成が簡素化できるという効果も得られる。
【００１２】
【発明の効果】以上詳細に説明した本発明によれば、従
来のようなシーケンスメモリのメモリ容量の制限をなく
し、簡単な回路構成でより複雑な波形生成が可能な任意
波形発生器を実現できる。
来のようなシーケンスメモリのメモリ容量の制限をなく
し、簡単な回路構成でより複雑な波形生成が可能な任意
波形発生器を実現できる。
【図１】本発明の一実施例のブロック図である。
【図２】図１の動作を説明するフローチャートである。
【図３】従来の装置のブロック図である。
１１ ＣＰＵ １２ バス １３ シーケンサー １４ 波形メモリ １５ Ｄ／Ａ変換器
Claims (1)
- 【請求項１】 シーケンスプログラム，波形エレメント
データの生成及び各部の制御を行うＣＰＵと、 波形エレメントデータを格納する波形メモリと、 ＣＰＵからシーケンスプログラムを読み込み、波形メモ
リの波形エレメントデータの書き込み及び読み出しを制
御するシーケンサーと、 波形メモリから出力される波形エレメントデータをアナ
ログ信号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする任意波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6720692A JPH05275932A (ja) | 1992-03-25 | 1992-03-25 | 任意波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6720692A JPH05275932A (ja) | 1992-03-25 | 1992-03-25 | 任意波形発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275932A true JPH05275932A (ja) | 1993-10-22 |
Family
ID=13338208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6720692A Withdrawn JPH05275932A (ja) | 1992-03-25 | 1992-03-25 | 任意波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275932A (ja) |
-
1992
- 1992-03-25 JP JP6720692A patent/JPH05275932A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05275932A (ja) | 任意波形発生器 | |
| JPS6143883B2 (ja) | ||
| JPS6330256A (ja) | 印字装置 | |
| JPH04365096A (ja) | 文字パターン発生装置 | |
| JPH0234074B2 (ja) | ||
| JP3135252B2 (ja) | アドレス指定装置 | |
| JP2523662B2 (ja) | メモリアクセス回路 | |
| JP2576805Y2 (ja) | 楽音生成用ｌｓｉ | |
| JP3007222B2 (ja) | シミュレーションシステム | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPH058646U (ja) | メモリ装置 | |
| JP2585519B2 (ja) | 楽音波形デ−タ発生装置 | |
| JP2663509B2 (ja) | 音源装置 | |
| JP2671629B2 (ja) | メモリチェックシステム | |
| JPH01209151A (ja) | パターン発生回路 | |
| JPH08305333A (ja) | テキスト表示制御回路 | |
| JPH0822341A (ja) | 任意周波数発生器 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPH05100654A (ja) | キヤラクタジエネレータアクセス制御回路 | |
| JPH04356798A (ja) | 半導体集積回路 | |
| JPH05151020A (ja) | デイジタル信号処理装置 | |
| JPH02238533A (ja) | メモリ回路 | |
| JPH05173531A (ja) | フォントメモリ装置 | |
| JPH10105457A (ja) | メモリ制御システムおよびメモリ制御回路 | |
| JPH0394344A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |