JPH0547830A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0547830A
JPH0547830A JP3207771A JP20777191A JPH0547830A JP H0547830 A JPH0547830 A JP H0547830A JP 3207771 A JP3207771 A JP 3207771A JP 20777191 A JP20777191 A JP 20777191A JP H0547830 A JPH0547830 A JP H0547830A
Authority
JP
Japan
Prior art keywords
film
etching
tin
mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3207771A
Other languages
English (en)
Inventor
Kenichi Imai
健一 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3207771A priority Critical patent/JPH0547830A/ja
Publication of JPH0547830A publication Critical patent/JPH0547830A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 TiN/Pt/Au 構造のボンディングパッドの形成
方法に関し, パッド形成時の熱処理によりパッド表面に
穴が発生するのを防止する方法を提供し, ボンディング
剥離の防止を目的とする。 【構成】 半導体基板１上にTiN 膜４, Pt膜５, Au膜６
を順に被着する工程と,該Au膜上の所定領域にAl膜７を
形成し，該Al膜をマスクにして, スパッタガスを用いた
逆スパッタ法により該Au膜及び該Pt膜をエッチングする
工程と，該Al膜をエッチング除去する工程と，該Au膜上
にレジスト膜８を形成し, 該レジスト膜をマスクにし
て，TiN 膜をエッチングする工程と, 該基板を熱処理す
る工程とを有するように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特にハイブリッドIC等に用いられるTiN/Pt/Au 構
造のボンディングパッドの形成方法に関する。
【０００２】ハイブリッドICは, チップのボンディング
にネイルヘッドボンディングが用いられる場合が多く,
その場合, ボンディングパッドはチップ上に絶縁膜を介
して順に積層されたTiN/Pt/Au構造を採用している。
【０００３】
【従来の技術】従来のTiN/Pt/Au 構造のパッドをパター
ニングする際のPt/Au のエッチングは次のエッチャント
を用いたウエットエッチングにより行っていた。
【０００４】 Auに対するエッチャント： ヨウ素＋ヨウ化アンモン Ptに対するエッチャント： 王水
【０００５】
【発明が解決しようとする課題】従来例のエッチングに
よりパターニングしたパッドは, その後約 450℃の熱処
理が加えられる。
【０００６】この熱処理により，パッド表面に穴が発生
し，この穴は寿命試験においてボンディング剥離の原因
となっていた。本発明は, パッド形成時の熱処理により
パッド表面に穴が発生するのを防止する方法を提供し,
ボンディング剥離の防止を目的とする。
【０００７】
【課題を解決するための手段】上記課題の解決は，半導
体基板(1) 上に窒化チタン(TiN) 膜(4）, 白金(Pt)膜
(5) , 金(Au)膜(6) を順に被着する工程と, 次いで, 該
Au膜(6) 上の所定領域にアルミニウム(Al)膜(7) を形成
し，該Al膜(7) をマスクにして, スパッタガスを用いた
逆スパッタ法により該Au膜(6) 及び該Pt膜(5) をエッチ
ングする工程と，次いで，該Al膜(7) をエッチング除去
する工程と，次いで, 該Au膜(6) 上にレジスト膜(8) を
形成し, 該レジスト膜(8) をマスクにして，該TiN 膜
(4）をエッチングする工程と, 次いで，該基板を熱処理
する工程とを有することを特徴とする半導体装置の製造
方法により達成される。
【０００８】
【作用】本発明者は, パッド表面の穴の発生はPt/Au の
ウエットエッチングに問題があることに気付いて, 汚染
や反応物質からなる残渣を残さないように，ヨウ素や酸
等のエッチャントまたは反応ガスを使用しないでもエッ
チングできる方法として，スパッタガスとして清浄なAr
ガスだけを使用する逆スパッタ（スパッタエッチング）
によりエッチングできる次のような方法を開発した。
【０００９】本発明は，Arガスの逆スパッタによるAlの
エッチングレートはPt, Auに比べて約1/10 (Al：10Å/m
in , Pt, Au： 100Å/min) であるため，Alをマスクに
してPt, Auをエチングできることを利用した。
【００１０】これによると, 従来のウエットエッチング
に比べ処理が簡単で, ２種類のエッチャントを使用しな
くてよくなった。また，使用する装置も他のドライエッ
チャを用いたとしても，反応ガスを使用しなくても良く
安全であり，装置内を汚染する心配がない。
【００１１】
【実施例】図１ (A)〜(C) は本発明の実施例を説明する
断面図である。図において，半導体基板としてのシリコ
ン(Si)基板１上に形成されたAl配線２上に，層間絶縁膜
としてりん珪酸ガラス(PSG)膜３を成長し，Al配線２上
を開口する。
【００１２】次いで, スパッタ法により，基板上に厚さ
5000ÅのTiN 膜４, 厚さ1000ÅのPt膜５, 厚さ5000Åの
Au膜６を順に被着する。図１(B) において，スパッタ法
により，基板上に厚さ3000ÅのAl膜７を被着し，通常の
リソグラフィを用いてパターニングしてボンディングパ
ッド形成部にAl膜７を残す。
【００１３】次いで，残ったAl膜７をエッチングマスク
にして，逆スパッタによりAu膜６，Pt膜５をエッチング
する。 Au，Ptの逆スパッタ条件 スパッタガス： Ar ガス圧力 ： 3 mm Torr RF 電力 ： 1.5 KW バイアス電圧： 200 V 次いで，Al膜７をリン酸でエッチング除去する。
【００１４】図１(C) において，基板上にレジスト膜８
を被着し，パターニングしてボンディングパッド形成部
のAu膜６上のレジスト膜８を残す。次いで，ドライエッ
チングにより，パターニングされたレジスト膜８をマス
クにして，TiN 膜４をエッチングする。
【００１５】 TiN ドライエッチングの条件 反応ガス： SiCl4＋Cl2 ガス圧力： 0.01 Torr RF 電力： 400 W 次いで，基板を 450℃で熱処理する。
【００１６】図２は実施例を適用したデバイスの断面図
である。図において，１は基板，1Bは埋込層, 1Cはコレ
クタ, 1Bはベース, 1Eはエミッタ, 1CC はコレクタコン
タクト領域, ISOは素子分離領域, ２はAl配線, 3Aは層
間絶縁膜で二酸化シリコン(SiO2)膜, 3Bは層間絶縁膜で
PSG 膜, ４はTiN 膜，５はPt膜, ６はAu膜, ９はボンデ
ィングワイャである。
【００１７】次に工程の概略を説明する。 (1) バルク工程を完成する（バイポーラ素子を形成）。 (2) １層目Al膜を被着する。 (3）パターニングして１層目Al配線を形成する。 (4）PSG 膜を成長する。 (5) PSG 膜にボンディングパッド接続部を開口する。 (6) TiN/Pt/Au をスパッタする。 (7) Al膜をマスクにして, Arを用いた逆スパッタにより
Au＋Ptをエッチングする（本発明の要点）。 (8) Al膜を除去する。 (9) レジスト膜をマスクにして，TiN 膜をドライエッチ
ングする。 (10) 450℃の熱処理を行う。
【００１８】次に, 実施例の効果をみるために, 多数試
料について観察したところ，従来例では穴の発生する確
率は90％であったが，実施例では０％になった。
【００１９】
【発明の効果】本発明によれば, パッド形成時の熱処理
によってパッド表面に穴が発生するのを防止することが
できた。
【００２０】この結果, ボンディング剥離が防止され，
デバイスの製造歩留と信頼度が向上した。
【図面の簡単な説明】
【図１】 本発明の実施例を説明する断面図
【図２】 実施例を適用したデバイスの断面図
【符号の説明】
１ 半導体基板でSi基板 ２ 配線， ３ 層間絶縁膜 ４ TiN 膜 ５ Pt膜 ６ Au膜 ７ 逆スパッタのマスクでAl膜 ８ レジスト膜 ９ ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板(1) 上に窒化チタン(TiN)膜
    (4）, 白金(Pt)膜(5) , 金(Au)膜(6) を順に被着する工
    程と, 次いで, 該Au膜(6) 上の所定領域にアルミニウム(Al)膜
    (7) を形成し，該Al膜(7) をマスクにして, スパッタガ
    スを用いた逆スパッタ法により該Au膜(6) 及び該Pt膜
    (5) をエッチングする工程と， 次いで，該Al膜(7) をエッチング除去する工程と， 次いで, 該Au膜(6) 上にレジスト膜(8) を形成し, 該レ
    ジスト膜(8) をマスクにして，該TiN 膜(4）をエッチン
    グする工程と, 次いで，該基板を熱処理する工程とを有することを特徴
    とする半導体装置の製造方法。
JP3207771A 1991-08-20 1991-08-20 半導体装置の製造方法 Withdrawn JPH0547830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3207771A JPH0547830A (ja) 1991-08-20 1991-08-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3207771A JPH0547830A (ja) 1991-08-20 1991-08-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0547830A true JPH0547830A (ja) 1993-02-26

Family

ID=16545259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3207771A Withdrawn JPH0547830A (ja) 1991-08-20 1991-08-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0547830A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106390A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体基板
US20210005560A1 (en) * 2019-07-01 2021-01-07 Texas Instruments Incorporated Process flow for fabrication of cap metal over top metal with sinter before protective dielectric etch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106390A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体基板
US20210005560A1 (en) * 2019-07-01 2021-01-07 Texas Instruments Incorporated Process flow for fabrication of cap metal over top metal with sinter before protective dielectric etch
US12159846B2 (en) * 2019-07-01 2024-12-03 Texas Instruments Incorporated Process flow for fabrication of cap metal over top metal with sinter before protective dielectric etch

Similar Documents

Publication Publication Date Title
JP3128811B2 (ja) 半導体装置の製造方法
US6136691A (en) In situ plasma clean for tungsten etching back
US5210054A (en) Method for forming a contact plug
JPH10326830A (ja) 半導体装置の製造方法
JPH0547830A (ja) 半導体装置の製造方法
JPH1041389A (ja) 半導体装置の製造方法
JP4275216B2 (ja) 電気コンタクトの形成方法
JP2892337B2 (ja) 半導体素子の金属配線製造方法
JPH01304725A (ja) ボーダのないコンタクトの窓を形成する方法
JP3149169B2 (ja) 半導体装置の製造方法
JP2518100B2 (ja) 半導体装置の製造方法
JPS59150421A (ja) 半導体装置の製造方法
JP3251030B2 (ja) 半導体装置の製造方法
JPH10242075A (ja) 半導体装置の製造方法
JPS5816545A (ja) 半導体装置の製造方法
JP3033171B2 (ja) 半導体装置の製造方法
JP3688335B2 (ja) 半導体集積回路装置およびその製造方法ならびに半導体ウエハ
JP2004241458A (ja) 半導体装置の製造方法及び半導体装置
JP3718261B2 (ja) 半導体集積回路装置の製造方法
JPH0322434A (ja) 半導体装置の製造方法
JP2874033B2 (ja) 半導体装置の製造方法
JPS62222654A (ja) 半導体装置の製造方法
JPH0750274A (ja) 選択タングステン成長によるパターンの形成方法
JPH03214735A (ja) 半導体装置の製造方法
JPS6054469A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981112