JPH054809B2 - - Google Patents
Info
- Publication number
- JPH054809B2 JPH054809B2 JP63219726A JP21972688A JPH054809B2 JP H054809 B2 JPH054809 B2 JP H054809B2 JP 63219726 A JP63219726 A JP 63219726A JP 21972688 A JP21972688 A JP 21972688A JP H054809 B2 JPH054809 B2 JP H054809B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder bump
- bump
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/922—Bond pads being integral with underlying chip-level interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、はんだバンプを形成した半導体装置
とその製造方法に関するもので、特にAl若しく
はAl合金から成る電極配線パターン(以下単に
Al電極という)上に下地金属を用いないで直接
はんだバンプを形成する場合に使用されるもので
ある。
とその製造方法に関するもので、特にAl若しく
はAl合金から成る電極配線パターン(以下単に
Al電極という)上に下地金属を用いないで直接
はんだバンプを形成する場合に使用されるもので
ある。
(従来の技術)
半導体装置のワイヤレスボンデイング技術とし
て、TAB(Tape Automated Bonding)方式、
フリツプチツプ方式、或いはCCB(Controlled
Collapse Bonding)方式等が知られている。こ
れらの方式では通常半導体チツプの電極上にAu
或いははんだ等から成る金属バンプが形成され、
チツプ電極はバンプを介して金属コネクタ或いは
インナーリードに接続され、外部に取り出され
る。バンプ金属として、安価なPb−Snはんだの
使用が増加している。
て、TAB(Tape Automated Bonding)方式、
フリツプチツプ方式、或いはCCB(Controlled
Collapse Bonding)方式等が知られている。こ
れらの方式では通常半導体チツプの電極上にAu
或いははんだ等から成る金属バンプが形成され、
チツプ電極はバンプを介して金属コネクタ或いは
インナーリードに接続され、外部に取り出され
る。バンプ金属として、安価なPb−Snはんだの
使用が増加している。
第8図に、Pb−Snはんだを使用したバンプの
従来例を示す。同図において、Si基板1上に
SiO2膜等の絶縁膜2を介して、Al又はAl合金等
から成る電極3が形成され、次に全面にSiN膜等
のパツシベーシヨン絶縁被膜4を被覆した後、そ
の絶縁被膜4を選択的にエツチングして、Al電
極3を露出させる。露出した電極3上にはCr,
Ni,Mo,Cu,Au,Ag等から成る下地金属5が
形成される。次に下地金属5上にははんだバンプ
6が通常めつき又は蒸着により形成される。
従来例を示す。同図において、Si基板1上に
SiO2膜等の絶縁膜2を介して、Al又はAl合金等
から成る電極3が形成され、次に全面にSiN膜等
のパツシベーシヨン絶縁被膜4を被覆した後、そ
の絶縁被膜4を選択的にエツチングして、Al電
極3を露出させる。露出した電極3上にはCr,
Ni,Mo,Cu,Au,Ag等から成る下地金属5が
形成される。次に下地金属5上にははんだバンプ
6が通常めつき又は蒸着により形成される。
上述のように、Al又はAl合金から成る電極上
にはんだをバンプ設けた従来の半導体装置とその
製造方法では、Al電極とはんだバンプとの接合
性を改善するため、その間に下地金属を介在させ
る必要があり、又電極部以外の部分に、はんだ金
属がめつき或いは蒸着されないようにマスクを形
成しなければならない等、工程が煩雑となる欠点
がある。この欠点を解決するため、特開昭62−
104143号にも開示されているように、下地金属を
用いないで、溶融はんだに超音波を印加してAl
又はAl合金等から成る電極表面の自然酸化膜を
破壊しながらはんだ付けにする方法があり、上記
半導体装置のワイヤレスボンデイング技術として
注目されている。
にはんだをバンプ設けた従来の半導体装置とその
製造方法では、Al電極とはんだバンプとの接合
性を改善するため、その間に下地金属を介在させ
る必要があり、又電極部以外の部分に、はんだ金
属がめつき或いは蒸着されないようにマスクを形
成しなければならない等、工程が煩雑となる欠点
がある。この欠点を解決するため、特開昭62−
104143号にも開示されているように、下地金属を
用いないで、溶融はんだに超音波を印加してAl
又はAl合金等から成る電極表面の自然酸化膜を
破壊しながらはんだ付けにする方法があり、上記
半導体装置のワイヤレスボンデイング技術として
注目されている。
この方法の原理は次のように説明される。即ち
Al又はAl合金等から成る電極部に溶融はんだを
接触させ、この溶融はんだに超音波を印加する
と、超音波の稀薄化位相では溶融はんだ内に金属
蒸気の気泡が発生し、次の圧縮化位相でこの気泡
は潰され消滅する。この高圧の気泡が破壊する
時、Al電極表面に強い衝撃を与え、これにより
Al電極表面の自然酸化膜が破壊されるとともに、
露出したAl電極の新生面に選択的にはんだ付け
が行なわれる。このようにして、Al又はAl合金
等から成る電極上に、下地金属を用いないで、直
接接合したはんだバンプが形成される。具体的な
手段としては、基板をはんだ槽内の溶融はんだ内
に浸漬(デイツプ)し、超音波振動子を挿入し
て、溶融はんだに超音波を印加するか、又は溶融
はんだ槽自体を超音波振動させて、溶融はんだに
超音波を印加してもよい。又超音波振動できるは
んだごてを用い、電極に溶融はんだを接触させる
と同時に、溶融はんだに超音波を印加してもよ
い。これらを総称して以下単に超音波はんだ付け
法と記す。はんだ組成にSnを含むはんだであれ
ば、この超音波はんだ付け法により、Al又はAl
合金上に、直接はんだバンプを形成することが可
能とされている。
Al又はAl合金等から成る電極部に溶融はんだを
接触させ、この溶融はんだに超音波を印加する
と、超音波の稀薄化位相では溶融はんだ内に金属
蒸気の気泡が発生し、次の圧縮化位相でこの気泡
は潰され消滅する。この高圧の気泡が破壊する
時、Al電極表面に強い衝撃を与え、これにより
Al電極表面の自然酸化膜が破壊されるとともに、
露出したAl電極の新生面に選択的にはんだ付け
が行なわれる。このようにして、Al又はAl合金
等から成る電極上に、下地金属を用いないで、直
接接合したはんだバンプが形成される。具体的な
手段としては、基板をはんだ槽内の溶融はんだ内
に浸漬(デイツプ)し、超音波振動子を挿入し
て、溶融はんだに超音波を印加するか、又は溶融
はんだ槽自体を超音波振動させて、溶融はんだに
超音波を印加してもよい。又超音波振動できるは
んだごてを用い、電極に溶融はんだを接触させる
と同時に、溶融はんだに超音波を印加してもよ
い。これらを総称して以下単に超音波はんだ付け
法と記す。はんだ組成にSnを含むはんだであれ
ば、この超音波はんだ付け法により、Al又はAl
合金上に、直接はんだバンプを形成することが可
能とされている。
しかしながら、この方法は簡略であるがSn系
はんだを用いるために次に述べる基本的な問題が
存在し、半導体工業等の分野で応用し得る程確立
されたものではなかつた。即ち第1の問題は、
Al−Sn合金層の形成の問題であり、第2の問題
は、溶融はんだによるAlもしくはAl合金から成
る母材の溶食現象の問題である。これらの問題点
について更に詳しく説明する。
はんだを用いるために次に述べる基本的な問題が
存在し、半導体工業等の分野で応用し得る程確立
されたものではなかつた。即ち第1の問題は、
Al−Sn合金層の形成の問題であり、第2の問題
は、溶融はんだによるAlもしくはAl合金から成
る母材の溶食現象の問題である。これらの問題点
について更に詳しく説明する。
第1の問題は、例えばSn系はんだとしてPb−
Sn共晶はんだを用いて、Alから成る電極上に直
接はんだバンプを形成した場合、Alとはんだの
間にAl−Sn合金層が形成される。このAl−Sn合
金層とAlとの間に電位差が存在し、寄生電池
(共晶電池と呼ばれることもある)が構成され、
これによりAlの腐食を引き起こす。このAl−Sn
合金層は高温(約100℃以上)に保持されると、
更に成長し、Alの腐食を伴つて、はんだとAl間
の接合強度を著しく低下させる原因となつてい
た。特にはんだバンプを形成後、電極取出しのた
めのインナーリードや金属コネクタ等を、はんだ
バンプを再溶融してこれに接続する工程において
は、はんだのPb−Sn組成比に拘らず前記合金層
の著しい成長がみられ、はんだとAl間の接合強
度は極めて不十分なものとなる。
Sn共晶はんだを用いて、Alから成る電極上に直
接はんだバンプを形成した場合、Alとはんだの
間にAl−Sn合金層が形成される。このAl−Sn合
金層とAlとの間に電位差が存在し、寄生電池
(共晶電池と呼ばれることもある)が構成され、
これによりAlの腐食を引き起こす。このAl−Sn
合金層は高温(約100℃以上)に保持されると、
更に成長し、Alの腐食を伴つて、はんだとAl間
の接合強度を著しく低下させる原因となつてい
た。特にはんだバンプを形成後、電極取出しのた
めのインナーリードや金属コネクタ等を、はんだ
バンプを再溶融してこれに接続する工程において
は、はんだのPb−Sn組成比に拘らず前記合金層
の著しい成長がみられ、はんだとAl間の接合強
度は極めて不十分なものとなる。
第2の問題である溶融はんだにAlが接触した
時、はんだにAlが溶け込むいわゆるAlの溶食現
象も、はんだのPb−Sn組成比に拘らず、かなり
進行が速い。超音波はんだ付け法ではんだバンプ
を形成する時の処理時間は、通常数秒以下の短時
間で行なえるので、前記Alの溶食現象は、許容
できる程度とすることができる。しかしながら後
工程でインナーリードなどをバンプに接続するた
め、はんだを再溶融させた場合、高温に保持され
る時間が数十秒以上となると、Alの溶食現象も
著しく進行する。このためバンプを形成すべき電
極部分以外のAlをはんだが溶食してしまい、選
択的に精度よくはんだバンプを形成することは極
めて困難であつた。又、一般に半導体チツプの最
上層には、チツプ保護のため例えばSiNから成る
トツプパシベーシヨン膜が設けられるが、この
SiN膜がAl電極上に形成されている場合、この膜
をブロツク膜として前記はんだバンプを形成する
ことができる。この場合に前記溶食現象が進行し
て、SiN膜下のAl電極部分にまではんだが侵入す
ると、SiN膜は亀裂を生じ、トツプパシベーシヨ
ン膜としての保護機能を果たすことができなくな
る。
時、はんだにAlが溶け込むいわゆるAlの溶食現
象も、はんだのPb−Sn組成比に拘らず、かなり
進行が速い。超音波はんだ付け法ではんだバンプ
を形成する時の処理時間は、通常数秒以下の短時
間で行なえるので、前記Alの溶食現象は、許容
できる程度とすることができる。しかしながら後
工程でインナーリードなどをバンプに接続するた
め、はんだを再溶融させた場合、高温に保持され
る時間が数十秒以上となると、Alの溶食現象も
著しく進行する。このためバンプを形成すべき電
極部分以外のAlをはんだが溶食してしまい、選
択的に精度よくはんだバンプを形成することは極
めて困難であつた。又、一般に半導体チツプの最
上層には、チツプ保護のため例えばSiNから成る
トツプパシベーシヨン膜が設けられるが、この
SiN膜がAl電極上に形成されている場合、この膜
をブロツク膜として前記はんだバンプを形成する
ことができる。この場合に前記溶食現象が進行し
て、SiN膜下のAl電極部分にまではんだが侵入す
ると、SiN膜は亀裂を生じ、トツプパシベーシヨ
ン膜としての保護機能を果たすことができなくな
る。
(発明が解決しようとする課題)
前述のように、Alを主成分とする電極配線パ
ターン上に下地金属膜を介してはんだバンプを形
成する従来技術では、工程が煩雑となり、生産性
も良くないという課題がある。又超音波はんだ付
け法によりSn系はんだを使用し、直接Al電極上
にはんだバンプを形成することは可能であるが、
従来技術ではAl−Sn合金層の形成とAlの溶食現
象が存在し、バンプ形成後の金属コネクタ或いは
インナーリード接続工程等高温状態にさらされる
と、Al−Sn合金層の成長、溶食現象の進行が避
けられず、信頼性の高いはんだバンプが得られな
いという課題がある。
ターン上に下地金属膜を介してはんだバンプを形
成する従来技術では、工程が煩雑となり、生産性
も良くないという課題がある。又超音波はんだ付
け法によりSn系はんだを使用し、直接Al電極上
にはんだバンプを形成することは可能であるが、
従来技術ではAl−Sn合金層の形成とAlの溶食現
象が存在し、バンプ形成後の金属コネクタ或いは
インナーリード接続工程等高温状態にさらされる
と、Al−Sn合金層の成長、溶食現象の進行が避
けられず、信頼性の高いはんだバンプが得られな
いという課題がある。
本発明者らは、これらの課題を解決するため、
Pb−SnにAgを添加したAg含有のはんだを使用
する超音波はんだ付け法について実験を行なつ
た。このAgの存在によつて、Ag3Al(Ag2Al)合
金層が形成され、Al−Sn合金層の生成を防ぐこ
とができた。しかしながら、このAg−Al合金層
は脆弱であり、Al−Sn合金層と同様、はんだバ
ンプを再溶融させると、この脆弱なAg−Al合金
層の成長によつて十分な接合強度を維持できない
ことが確認され、前記課題を解決することができ
なかつた。
Pb−SnにAgを添加したAg含有のはんだを使用
する超音波はんだ付け法について実験を行なつ
た。このAgの存在によつて、Ag3Al(Ag2Al)合
金層が形成され、Al−Sn合金層の生成を防ぐこ
とができた。しかしながら、このAg−Al合金層
は脆弱であり、Al−Sn合金層と同様、はんだバ
ンプを再溶融させると、この脆弱なAg−Al合金
層の成長によつて十分な接合強度を維持できない
ことが確認され、前記課題を解決することができ
なかつた。
本発明の目的は、前記課題を解決し、Alを主
成分とする電極配線パターン上に、直接且つ容易
にはんだバンプが形成でき、しかる後に金属コネ
クタ或いはインナーリードのはんだ付け接続が可
能であり、更に高温状態に保持されても、十分に
はんだとAl間の接合強度が維持できる構成を有
し、これにより高い信頼性と生産性とが得られる
はんだバンプ形半導体装置とその製造方法とを提
供することである。
成分とする電極配線パターン上に、直接且つ容易
にはんだバンプが形成でき、しかる後に金属コネ
クタ或いはインナーリードのはんだ付け接続が可
能であり、更に高温状態に保持されても、十分に
はんだとAl間の接合強度が維持できる構成を有
し、これにより高い信頼性と生産性とが得られる
はんだバンプ形半導体装置とその製造方法とを提
供することである。
[発明の構成]
(課題を解決するための手段とその作用)
本発明の特許請求の範囲第1項記載(第1請求
項と略記する)の半導体装置は、Alを主成分と
する電極配線パターン(単にAl電極と略記する
こともある)上に、はんだ組成がZnを含みSn、
Pb及びAlのうちから選ばれた元素とから成る第
1はんだバンプを、直接形成して成るはんだバン
プ形半導体装置である。なお前記Alを主成分と
するとは、AlもしくはAl中に例えば数%以下の
SiやCu等が添加されたものである。
項と略記する)の半導体装置は、Alを主成分と
する電極配線パターン(単にAl電極と略記する
こともある)上に、はんだ組成がZnを含みSn、
Pb及びAlのうちから選ばれた元素とから成る第
1はんだバンプを、直接形成して成るはんだバン
プ形半導体装置である。なお前記Alを主成分と
するとは、AlもしくはAl中に例えば数%以下の
SiやCu等が添加されたものである。
第1はんだバンプの組成にZnを含ませること
により、Al電極とはんだの界面にAl−Zn合金層
を形成し、接合強度を十分な値とすることができ
ると共に、バンプ形成後のその他の工程におい
て、該バンプを再溶融したり、高温状態に保持し
ても例えば有害なAl−Sn合金層の生成は抑えら
れ又Alの溶食現象も大幅に軽減され、Al電極と
第1はんだバンプ間の接合強度は劣化することな
く、十分な値を維持できる。
により、Al電極とはんだの界面にAl−Zn合金層
を形成し、接合強度を十分な値とすることができ
ると共に、バンプ形成後のその他の工程におい
て、該バンプを再溶融したり、高温状態に保持し
ても例えば有害なAl−Sn合金層の生成は抑えら
れ又Alの溶食現象も大幅に軽減され、Al電極と
第1はんだバンプ間の接合強度は劣化することな
く、十分な値を維持できる。
また第1請求項に係る半導体装置は、第1はん
だバンプ上に、該バンプより低い融点を持ち且つ
Znを含まない第2はんだバンプを積層した2段
積層はんだバンプを具備する。
だバンプ上に、該バンプより低い融点を持ち且つ
Znを含まない第2はんだバンプを積層した2段
積層はんだバンプを具備する。
この2段積層はんだバンプを具備する半導体装
置では、第2はんだバンプの形成温度を第1はん
だバンプの融点以下とすることができる。従つて
第1はんだバンプを再溶融させないで第2はんだ
バンプを積層することができるので、第1はんだ
バンプによるAlの溶食現象は進行せず、Znが第
2はんだバンプに混入することもなく、十分な高
さの第2はんだバンプを形成できる。この後第2
はんだバンプのみ再溶融して、電極取出し用金属
コネクタのはんだ接合を行なうが、第2はんだバ
ンプ中にはZnを含まないので、第2はんだバン
プの流動性は良好であり、且つ表面にZnの酸化
物が生成されないので、コネクタ金属に対する第
2はんだバンプの濡れ性は極めて良好で、信頼性
の高いはんだ接合が容易に得られる。
置では、第2はんだバンプの形成温度を第1はん
だバンプの融点以下とすることができる。従つて
第1はんだバンプを再溶融させないで第2はんだ
バンプを積層することができるので、第1はんだ
バンプによるAlの溶食現象は進行せず、Znが第
2はんだバンプに混入することもなく、十分な高
さの第2はんだバンプを形成できる。この後第2
はんだバンプのみ再溶融して、電極取出し用金属
コネクタのはんだ接合を行なうが、第2はんだバ
ンプ中にはZnを含まないので、第2はんだバン
プの流動性は良好であり、且つ表面にZnの酸化
物が生成されないので、コネクタ金属に対する第
2はんだバンプの濡れ性は極めて良好で、信頼性
の高いはんだ接合が容易に得られる。
また第1請求項に係る半導体装置は、第1はん
だバンプのはんだ組成に含まれるZnが1ないし
10質量%(重量%と等価で以下単に%と記す)の
はんだバンプ形半導体装置である。
だバンプのはんだ組成に含まれるZnが1ないし
10質量%(重量%と等価で以下単に%と記す)の
はんだバンプ形半導体装置である。
施工結果によれば、Znの含有量が1%以下の
場合には、Al電極とはんだバンプとの接合強度
が不足するおそれがあり、更にSn系はんだの場
合には、Al−Sn合金層の生成防止が不十分とな
る。一方Znが10%以上の場合には、後工程で第
1はんだバンプと金属コネクタ或いはインナーリ
ードとを接続するため、該バンプを再溶融した時
に、はんだの流動性が悪くなり、コネクタ金属と
のはんだの濡れ性が悪くなるので好ましくない。
場合には、Al電極とはんだバンプとの接合強度
が不足するおそれがあり、更にSn系はんだの場
合には、Al−Sn合金層の生成防止が不十分とな
る。一方Znが10%以上の場合には、後工程で第
1はんだバンプと金属コネクタ或いはインナーリ
ードとを接続するため、該バンプを再溶融した時
に、はんだの流動性が悪くなり、コネクタ金属と
のはんだの濡れ性が悪くなるので好ましくない。
第2請求項に係る半導体装置は、第1はんだバ
ンプのはんだ組成がPb、Sn及びZnの合金であ
り、且つPbが50%以上含まれている第1項記載
のはんだバンプ形半導体装置である。
ンプのはんだ組成がPb、Sn及びZnの合金であ
り、且つPbが50%以上含まれている第1項記載
のはんだバンプ形半導体装置である。
第1はんだバンプのはんだ組成がPb、Sn及び
Znから成る場合において、Pbの組成比を増加し
てゆくと、溶融はんだによるAlの溶食速度が遅
くなる傾向にある。前述の通り、第1はんだバン
プに金属コネクタを接続する後工程で、第1はん
だバンプは再溶融されるが、Pbの組成比を50%
以上とすれば、この後工程における再溶融時間と
温度との制御が容易になる。
Znから成る場合において、Pbの組成比を増加し
てゆくと、溶融はんだによるAlの溶食速度が遅
くなる傾向にある。前述の通り、第1はんだバン
プに金属コネクタを接続する後工程で、第1はん
だバンプは再溶融されるが、Pbの組成比を50%
以上とすれば、この後工程における再溶融時間と
温度との制御が容易になる。
第3請求項に係る半導体装置は、第1はんだバ
ンプのはんだ組成が、Al及びZnの合金である第
1項記載のはんだバンプ形半導体装置である。
ンプのはんだ組成が、Al及びZnの合金である第
1項記載のはんだバンプ形半導体装置である。
Al及びZnから成る第1はんだバンプとAl電極
との界面にはAl−Zn合金膜が形成され、所望の
接合強度が得らえる。このはんだの融点は、Sn
系はんだの融点よりも高く、第1はんだバンプ形
成後のその他のはんだ付け工程におけるはんだ材
の選択、温度制御が比較的容易となる。
との界面にはAl−Zn合金膜が形成され、所望の
接合強度が得らえる。このはんだの融点は、Sn
系はんだの融点よりも高く、第1はんだバンプ形
成後のその他のはんだ付け工程におけるはんだ材
の選択、温度制御が比較的容易となる。
第4請求項に係る本発明の半導体装置の製造方
法は、第1請求項記載のはんだ組成を持つ溶融は
んだを前記Al電極に接触させ、且つこの溶融は
んだに超音波を加えて、Al電極上に直接第1は
んだバンプを形成する工程を具備するはんだバン
プ形半導体装置の製造方法である。
法は、第1請求項記載のはんだ組成を持つ溶融は
んだを前記Al電極に接触させ、且つこの溶融は
んだに超音波を加えて、Al電極上に直接第1は
んだバンプを形成する工程を具備するはんだバン
プ形半導体装置の製造方法である。
第1はんだバンプを形成する工程において、溶
融はんだに超音波振動を加えることにより、これ
に接触するAl電極上の自然酸化膜等の汚染被膜
は、前述のように超音波の作用により破壊もしく
は剥離され、Alの新生面が露出し、この新生面
にAl−Zn層が形成され、はんだ接合が行なわれ、
Al電極上に直接第1はんだバンプを形成するこ
とができる。
融はんだに超音波振動を加えることにより、これ
に接触するAl電極上の自然酸化膜等の汚染被膜
は、前述のように超音波の作用により破壊もしく
は剥離され、Alの新生面が露出し、この新生面
にAl−Zn層が形成され、はんだ接合が行なわれ、
Al電極上に直接第1はんだバンプを形成するこ
とができる。
本発明の半導体装置の製造方法は、また、第1
バンプ形成工程後、第1はんだバンプ上に、はん
だ組成が亜鉛を含まない第2はんだバンプを積層
する工程を含むものである。
バンプ形成工程後、第1はんだバンプ上に、はん
だ組成が亜鉛を含まない第2はんだバンプを積層
する工程を含むものである。
この第2はんだバンプを積層する工程で、Zn
を含まないはんだを使用することにより、後工程
における電極取出し用金属コネクタとのはんだ付
けで、コネクタ金属へのはんだの濡れ性を良く
し、信頼性の高いはんだ接合が得られる。
を含まないはんだを使用することにより、後工程
における電極取出し用金属コネクタとのはんだ付
けで、コネクタ金属へのはんだの濡れ性を良く
し、信頼性の高いはんだ接合が得られる。
本発明の半導体装置の製造方法は、また、第2
はんだバンプを積層する工程において、第1はん
だバンプの融点より低い温度で且つ第1はんだバ
ンプを実質的に再溶融させないで積層するもので
ある。
はんだバンプを積層する工程において、第1はん
だバンプの融点より低い温度で且つ第1はんだバ
ンプを実質的に再溶融させないで積層するもので
ある。
この積層工程中、第1はんだバンプは再溶融さ
れず固相状態に保たれているので、第1はんだバ
ンプによるAl電極の溶食現象は進行せず又Al電
極と第1はんだバンプとの接合強度は維持され
る。更に後工程の金属コネクタ接合時にも、第1
はんだバンプを再溶融せず、第2はんだバンプと
金属コネクタとの接合が可能となる。
れず固相状態に保たれているので、第1はんだバ
ンプによるAl電極の溶食現象は進行せず又Al電
極と第1はんだバンプとの接合強度は維持され
る。更に後工程の金属コネクタ接合時にも、第1
はんだバンプを再溶融せず、第2はんだバンプと
金属コネクタとの接合が可能となる。
(実施例)
本発明の第1、第3、第4及び第6請求項を電
力用バイポーラトランジスタに適用した1つの実
施例について、第1図ないし第4図を参照して以
下説明する。
力用バイポーラトランジスタに適用した1つの実
施例について、第1図ないし第4図を参照して以
下説明する。
第1図は上記はんだバンプ形電力用バイポーラ
トランジスタチツプの模式的断面図である。公知
の方法により、コレクタ領域となるシリコン半導
体基板11の一方の主面上に、不純物選択拡散技
術を用いてベース領域12及びエミツタ領域13
を形成する。本実施例ではチツプ寸法が10mm×10
mmと大きい大電力用トランジスタであり、大面積
のチツプ内を流れる電流を均一化する目的でエミ
ツタ13は複数個の領域に分割して形成する構造
となつている。該ベース、エミツタ領域が基板に
露出する表面を熱酸化膜14で覆い、それぞれの
領域の電極取出し用の開孔を光蝕刻法を用いて形
成する。このとき分割された複数個のエミツタに
対して各々開孔が設けられている。引続きAlを
蒸着して、エミツタ電極配線パターン15E及び
ベース電極配線パターン15Bを形成する。しか
る後に絶縁被膜(SiN膜)17で前記Al電極配線
パターン(以後Al電極と略記)15(15E,
15B)を覆い、次にAl電極引出し予定部分の
絶縁被膜17を光蝕刻法により選択的に除去開口
して、Al電極15を一部を露出させる。一方半
導体基板11の他方の主面(図面では下方)に
は、コレクタの電極を取出す目的で、Ni層16
がシリコン基板11とオーミツクに接触するよう
に形成される。
トランジスタチツプの模式的断面図である。公知
の方法により、コレクタ領域となるシリコン半導
体基板11の一方の主面上に、不純物選択拡散技
術を用いてベース領域12及びエミツタ領域13
を形成する。本実施例ではチツプ寸法が10mm×10
mmと大きい大電力用トランジスタであり、大面積
のチツプ内を流れる電流を均一化する目的でエミ
ツタ13は複数個の領域に分割して形成する構造
となつている。該ベース、エミツタ領域が基板に
露出する表面を熱酸化膜14で覆い、それぞれの
領域の電極取出し用の開孔を光蝕刻法を用いて形
成する。このとき分割された複数個のエミツタに
対して各々開孔が設けられている。引続きAlを
蒸着して、エミツタ電極配線パターン15E及び
ベース電極配線パターン15Bを形成する。しか
る後に絶縁被膜(SiN膜)17で前記Al電極配線
パターン(以後Al電極と略記)15(15E,
15B)を覆い、次にAl電極引出し予定部分の
絶縁被膜17を光蝕刻法により選択的に除去開口
して、Al電極15を一部を露出させる。一方半
導体基板11の他方の主面(図面では下方)に
は、コレクタの電極を取出す目的で、Ni層16
がシリコン基板11とオーミツクに接触するよう
に形成される。
以上のように公知の方法により用意されたシリ
コンウエーハ61のAl電極の前記露出部分に直
接、第4図に示すような超音波はんだ付け装置を
用いて第1はんだバンプ18(18E,18B)
を形成する。第4図において、はんだ槽51内に
は、はんだの還流路52が形成され、溶融はんだ
53が収容されている。この溶融はんだ53は、
図示しないモーターにより回転される撹拌器54
により還流器52内を通つて液面より上に噴出し
て還流する。前記シリコンウエーハ61は図示し
ない保持具により支持され、噴出している溶融は
んだ53に浸漬(デイツプ)される。又シリコン
ウエーハ61近傍の溶融はんだ53中に超音波振
動子55を挿入して溶融はんだ53に超音波を印
加する。
コンウエーハ61のAl電極の前記露出部分に直
接、第4図に示すような超音波はんだ付け装置を
用いて第1はんだバンプ18(18E,18B)
を形成する。第4図において、はんだ槽51内に
は、はんだの還流路52が形成され、溶融はんだ
53が収容されている。この溶融はんだ53は、
図示しないモーターにより回転される撹拌器54
により還流器52内を通つて液面より上に噴出し
て還流する。前記シリコンウエーハ61は図示し
ない保持具により支持され、噴出している溶融は
んだ53に浸漬(デイツプ)される。又シリコン
ウエーハ61近傍の溶融はんだ53中に超音波振
動子55を挿入して溶融はんだ53に超音波を印
加する。
この実施例では、Zn5%、Sn5%、Pb90%から
成るはんだを使用する。又超音波振動子55によ
り周波数20kHz、出力80Wの超音波を印加し、シ
リコンウエーハの浸漬時間は1秒間とした。この
はんだ付け作業中、周囲に窒素ガスを10/分の
流量で流し、電極の構成元素であるAl及びはん
だ成分のSn、Znの酸化を防止した。特にZnが溶
融はんだ槽の液面では酸化し易く、シリコンウエ
ーハを溶融はんだ槽から引き出す時に、はんだバ
ンプ表面にこの酸化物を付着させてしまうと、後
工程のはんだ付けに際し障害となるので注意が必
要である。
成るはんだを使用する。又超音波振動子55によ
り周波数20kHz、出力80Wの超音波を印加し、シ
リコンウエーハの浸漬時間は1秒間とした。この
はんだ付け作業中、周囲に窒素ガスを10/分の
流量で流し、電極の構成元素であるAl及びはん
だ成分のSn、Znの酸化を防止した。特にZnが溶
融はんだ槽の液面では酸化し易く、シリコンウエ
ーハを溶融はんだ槽から引き出す時に、はんだバ
ンプ表面にこの酸化物を付着させてしまうと、後
工程のはんだ付けに際し障害となるので注意が必
要である。
この超音波はんだ付けによつて、Al電極上に
約80μmの高さの第1はんだバンプ18(18
E,18B)が形成され、同時に基板の他方の主
面のNi層16上にもはんだ層19が形成される。
Ni層16上にはんだ層が形成されない方が好ま
しい場合には、はんだ槽に浸漬する前に、あらか
じめNi層16上にポリイミド等を用いてマスク
膜を形成しておいてもよい。
約80μmの高さの第1はんだバンプ18(18
E,18B)が形成され、同時に基板の他方の主
面のNi層16上にもはんだ層19が形成される。
Ni層16上にはんだ層が形成されない方が好ま
しい場合には、はんだ槽に浸漬する前に、あらか
じめNi層16上にポリイミド等を用いてマスク
膜を形成しておいてもよい。
このようにしてはんだバンプが形成されたシリ
コンウエーハをダイシングして、第1図に示すよ
うな半導体チツプ11が得られる。ダイシングに
は通常のブレードダイシング法が適用できるが、
他方の主面のNi層16上にもはんだ層を同時形
成した場合には、該はんだ層の平坦度が良くない
ので、粘着シートに貼り付けた後にブレードダイ
シングした方が良い。
コンウエーハをダイシングして、第1図に示すよ
うな半導体チツプ11が得られる。ダイシングに
は通常のブレードダイシング法が適用できるが、
他方の主面のNi層16上にもはんだ層を同時形
成した場合には、該はんだ層の平坦度が良くない
ので、粘着シートに貼り付けた後にブレードダイ
シングした方が良い。
次に第2図を参照し、前記半導体チツプ11及
び電極取出し金属部材をセラミツク基板21に搭
載する組立工程について説明する。同図に示すよ
うに、あらかじめセラミツク基板21上に3個の
金属(Cu)板22,23,24を固着させた部
品を準備する。次に半導体チツプ11のコレク
タ・Ni層16を、はんだ層19又は別のはんだ
を新たに介在させて、金属板22にはんだ付けす
る。次に半導体チツプ11のエミツタ・第1はん
だバンプ18Eと金属板23、及びベース・第1
はんだバンプ18Bと金属板24を、それぞれ金
属コネクタ(Cu)25及び26により、はんだ
接続する。次に金属板22,23及び24のそれ
ぞれにアウターリード金属板28,29及び30
の1端をはんだ付けするとともに、セラミツク基
板21の下面を放熱用金属板31(第3図参照)
にはんだ付けする。これら一連のはんだ付け作業
は、リフロ(reflow)炉(熱処理炉)で同時に
行なうこともできる。しかる後に、第3図に示す
ように、樹脂ケース32を取り付け、アウターリ
ード金属板の他端が外に出るようにして樹脂ケー
ス32内に樹脂33を充填し、加熱硬化させて封
止し、はんだバンプ形半導体装置50が得られ
る。
び電極取出し金属部材をセラミツク基板21に搭
載する組立工程について説明する。同図に示すよ
うに、あらかじめセラミツク基板21上に3個の
金属(Cu)板22,23,24を固着させた部
品を準備する。次に半導体チツプ11のコレク
タ・Ni層16を、はんだ層19又は別のはんだ
を新たに介在させて、金属板22にはんだ付けす
る。次に半導体チツプ11のエミツタ・第1はん
だバンプ18Eと金属板23、及びベース・第1
はんだバンプ18Bと金属板24を、それぞれ金
属コネクタ(Cu)25及び26により、はんだ
接続する。次に金属板22,23及び24のそれ
ぞれにアウターリード金属板28,29及び30
の1端をはんだ付けするとともに、セラミツク基
板21の下面を放熱用金属板31(第3図参照)
にはんだ付けする。これら一連のはんだ付け作業
は、リフロ(reflow)炉(熱処理炉)で同時に
行なうこともできる。しかる後に、第3図に示す
ように、樹脂ケース32を取り付け、アウターリ
ード金属板の他端が外に出るようにして樹脂ケー
ス32内に樹脂33を充填し、加熱硬化させて封
止し、はんだバンプ形半導体装置50が得られ
る。
上記本発明の半導体装置50においては、溶融
はんだに超音波を印加して、Al電極に直接はん
だバンプを形成するので、従来の下地金属膜を介
してはんだバンプを形成する場合に比し、工程は
簡単で且つ容易となる。又従来のSn系溶融はん
だに超音波を印加して、Al電極に直接はんだバ
ンプを形成した場合のAl−Sn合金層の形成及び
これによる共晶電池の生成という従来技術の課題
は、はんだバンプの組成に5%のZnを含有させ
ることにより回避できた。又はんだバンプ形成
後、金属コネクタ接続等の再溶融を含む過熱によ
り、Al−Sn合金層が成長して接合強度を劣化さ
せたり、はんだによるAl電極の溶食現象を進行
させるという課題も、はんだ組成にZnを含ませ
ることにより大幅に抑えることができる。これら
はAl電極とはんだバンプとの界面にAl−Zn合金
層が形成され、該膜によりAl電極と溶融はんだ
の相互作用は抑えられるものと推定される。又
Al−Sn合金層の生成を防ぐため、Agを含むSn系
はんだを用い、界面に脆弱なAl−Ag合金層を形
成する場合に比し、Al−Zn合金層を形成する本
発明では、十分な接合強度が得られる。結果とし
て生産性が良く、信頼性の高い半導体装置の製造
を初めて可能にした。
はんだに超音波を印加して、Al電極に直接はん
だバンプを形成するので、従来の下地金属膜を介
してはんだバンプを形成する場合に比し、工程は
簡単で且つ容易となる。又従来のSn系溶融はん
だに超音波を印加して、Al電極に直接はんだバ
ンプを形成した場合のAl−Sn合金層の形成及び
これによる共晶電池の生成という従来技術の課題
は、はんだバンプの組成に5%のZnを含有させ
ることにより回避できた。又はんだバンプ形成
後、金属コネクタ接続等の再溶融を含む過熱によ
り、Al−Sn合金層が成長して接合強度を劣化さ
せたり、はんだによるAl電極の溶食現象を進行
させるという課題も、はんだ組成にZnを含ませ
ることにより大幅に抑えることができる。これら
はAl電極とはんだバンプとの界面にAl−Zn合金
層が形成され、該膜によりAl電極と溶融はんだ
の相互作用は抑えられるものと推定される。又
Al−Sn合金層の生成を防ぐため、Agを含むSn系
はんだを用い、界面に脆弱なAl−Ag合金層を形
成する場合に比し、Al−Zn合金層を形成する本
発明では、十分な接合強度が得られる。結果とし
て生産性が良く、信頼性の高い半導体装置の製造
を初めて可能にした。
上記の実施例の半導体装置は、いわゆる大電力
トランジスタモジユールと称されるもので、通常
数十アンペアの電流のスイツチング素子として用
いられる。従来この種の大電力トランジスタは、
多数のAl金属細線(≦500μmφ)をエミツタAl
電極と電極取出し金属板との間に超音波ワイヤボ
ンデイングにより接続し、数十アンペアの通電能
力を得ている。しかしながら、何等かの故障発生
時には数百アンペアの大電流が流れることがあ
り、この大電流によつて半導体チツプのAl電極
と前記Al金属細線との超音波ボンデイング接合
部は容易に離れてしまう。通常該トランジスタは
エミツタ接地で、しかもコレクタとエミツタ間に
は数百ボルトが印加されて用いられるので、エミ
ツタのAl金属細線が前記接合部から離れると、
そこにアークが発生してAl金属細線は容易に溶
断してしまう。更にこの溶断したAl金属細線と
チツプのAl電極間でアークが発生し、ケース内
温度が異常に高まり、ケースが爆発飛散する事故
に至つてしまう。
トランジスタモジユールと称されるもので、通常
数十アンペアの電流のスイツチング素子として用
いられる。従来この種の大電力トランジスタは、
多数のAl金属細線(≦500μmφ)をエミツタAl
電極と電極取出し金属板との間に超音波ワイヤボ
ンデイングにより接続し、数十アンペアの通電能
力を得ている。しかしながら、何等かの故障発生
時には数百アンペアの大電流が流れることがあ
り、この大電流によつて半導体チツプのAl電極
と前記Al金属細線との超音波ボンデイング接合
部は容易に離れてしまう。通常該トランジスタは
エミツタ接地で、しかもコレクタとエミツタ間に
は数百ボルトが印加されて用いられるので、エミ
ツタのAl金属細線が前記接合部から離れると、
そこにアークが発生してAl金属細線は容易に溶
断してしまう。更にこの溶断したAl金属細線と
チツプのAl電極間でアークが発生し、ケース内
温度が異常に高まり、ケースが爆発飛散する事故
に至つてしまう。
このような従来の金属細線ワイヤボンデイング
法を用いて製造された大電力トランジスタモジユ
ールでの問題点を本発明の実施例による大電力ト
ランジスタモジユールでは解消されている。即ち
はんだバンプを介して半導体チツプのAl電極と
金属コネクタとを接続する(はんだ電極化と略
記)ことにより、その接合は強固となり、前記故
障時の大電流によつても離れることはなく、従つ
てアークが発生することがない。一般にAl電極
は、Si基板との良好なオーミツク接触特性を持
ち、且つ選択蝕刻特性が良く、細い電極配線パタ
ーンの形成が容易であるという特徴を持つている
が、前記の本発明の半導体装置では、これらすぐ
れた特徴を持つAl電極形成に従来の半導体チツ
プ製造プロセスをそのまま用いて、その後下地金
属のめつきもしくは蒸着、そして難しい選択蝕刻
等の煩雑な工程をとることなく、容易に高信頼性
のはんだ電極化が達成される。
法を用いて製造された大電力トランジスタモジユ
ールでの問題点を本発明の実施例による大電力ト
ランジスタモジユールでは解消されている。即ち
はんだバンプを介して半導体チツプのAl電極と
金属コネクタとを接続する(はんだ電極化と略
記)ことにより、その接合は強固となり、前記故
障時の大電流によつても離れることはなく、従つ
てアークが発生することがない。一般にAl電極
は、Si基板との良好なオーミツク接触特性を持
ち、且つ選択蝕刻特性が良く、細い電極配線パタ
ーンの形成が容易であるという特徴を持つている
が、前記の本発明の半導体装置では、これらすぐ
れた特徴を持つAl電極形成に従来の半導体チツ
プ製造プロセスをそのまま用いて、その後下地金
属のめつきもしくは蒸着、そして難しい選択蝕刻
等の煩雑な工程をとることなく、容易に高信頼性
のはんだ電極化が達成される。
次に本発明の第一のポイントであるはんだ組成
について説明する。
について説明する。
前記実施例ではZn5%、Sn5%、Pb90%の組成
のはんだを用いたが、必ずしもこの組成である必
要はない。本発明者らの実験によれば、第1はん
だバンプのはんだ組成はSn(5〜95)%、Zn(1
〜10)%、Pb(残部)であれば、Al電極上にはん
だバンプが形成でき、はんだバンプの再溶融も、
Al電極とはんだバンプ間の接合強度は十分な値
が維持されていることが確められている。なおこ
の確認は、はんだバンプ部を再溶融して金属コネ
クタの取り付けた後、Al電極とはんだバンプと
の接合面に対し垂直方向に引張り試験を行ない確
認した。このとき前記十分な接合強度とは、はん
だ中の合金層界面での剥離や、はんだのせん断が
生じることなく、Siチツプの基板表面がシエルク
ラツクを起こしたことを意味している。Znが10
%以上の場合には、金属コネクタ取付けのための
再溶融時に、はんだの流動性が悪くなりコネクタ
金属とのはんだの濡れ性が悪くなるので好ましく
ない(第3請求項)。
のはんだを用いたが、必ずしもこの組成である必
要はない。本発明者らの実験によれば、第1はん
だバンプのはんだ組成はSn(5〜95)%、Zn(1
〜10)%、Pb(残部)であれば、Al電極上にはん
だバンプが形成でき、はんだバンプの再溶融も、
Al電極とはんだバンプ間の接合強度は十分な値
が維持されていることが確められている。なおこ
の確認は、はんだバンプ部を再溶融して金属コネ
クタの取り付けた後、Al電極とはんだバンプと
の接合面に対し垂直方向に引張り試験を行ない確
認した。このとき前記十分な接合強度とは、はん
だ中の合金層界面での剥離や、はんだのせん断が
生じることなく、Siチツプの基板表面がシエルク
ラツクを起こしたことを意味している。Znが10
%以上の場合には、金属コネクタ取付けのための
再溶融時に、はんだの流動性が悪くなりコネクタ
金属とのはんだの濡れ性が悪くなるので好ましく
ない(第3請求項)。
又Snが5%以上含まれておれば、Pbは前記接
合強度の面では含有されていなくてもよいが、
Zn−Snはんだとした場合には、溶融はんだによ
るAl電極の溶食速度がやや速く、再溶融時間と
温度の厳しい制御が必要とされる。Pbの組成比
を増加させるに従い、このAl溶食速度が遅くな
る傾向にあり、Pbの組成比を50%以上、即ちZn
(1〜10%)、Sn(5〜45%)、Pb(50%以上の残
部)とした方が、後の再溶融工程の制御が容易に
なる。
合強度の面では含有されていなくてもよいが、
Zn−Snはんだとした場合には、溶融はんだによ
るAl電極の溶食速度がやや速く、再溶融時間と
温度の厳しい制御が必要とされる。Pbの組成比
を増加させるに従い、このAl溶食速度が遅くな
る傾向にあり、Pbの組成比を50%以上、即ちZn
(1〜10%)、Sn(5〜45%)、Pb(50%以上の残
部)とした方が、後の再溶融工程の制御が容易に
なる。
次に本発明の第2実施例について第5図を参照
して以下説明する。なお第1図と同符号は同一部
分又は対応部分を表わす。第5図は、はんだバン
プを第1及び第2はんだバンプの2段積層にした
例を示す半導体チツプの模式的断面図である。半
導体シリコンウエーハにAl電極15(15E,
15B)を形成し、はんだ組成がPb90%、Sn5
%、Zn5%の第1はんだバンプ18(18E,1
8B)を形成するまでは前記実施例(以後第1実
施例と記す)と同様である。第1はんだバンプ1
8を形成した後、引続き第1はんだバンプより融
点の低いPb−Sn共晶はんだを第1はんだバンプ
上に積層して第2はんだバンプ41(41E,4
1B)を形成し、同時にチツプ裏面のコレクタ電
極側にはんだ層42を形成する。この実施例では
1mm×2.5mmのAl電極露出面上に第1はんだバン
プ18を約30μmの高さに形成し、第2はんだバ
ンプ41の高さを約150μmの高さに形成した。
して以下説明する。なお第1図と同符号は同一部
分又は対応部分を表わす。第5図は、はんだバン
プを第1及び第2はんだバンプの2段積層にした
例を示す半導体チツプの模式的断面図である。半
導体シリコンウエーハにAl電極15(15E,
15B)を形成し、はんだ組成がPb90%、Sn5
%、Zn5%の第1はんだバンプ18(18E,1
8B)を形成するまでは前記実施例(以後第1実
施例と記す)と同様である。第1はんだバンプ1
8を形成した後、引続き第1はんだバンプより融
点の低いPb−Sn共晶はんだを第1はんだバンプ
上に積層して第2はんだバンプ41(41E,4
1B)を形成し、同時にチツプ裏面のコレクタ電
極側にはんだ層42を形成する。この実施例では
1mm×2.5mmのAl電極露出面上に第1はんだバン
プ18を約30μmの高さに形成し、第2はんだバ
ンプ41の高さを約150μmの高さに形成した。
第2はんだバンプ形成の温度を、第1はんだバ
ンプの融点以下で行なつているので、第2はんだ
バンプ形成中に、第1はんだバンプは再溶融せ
ず、従つて第1はんだバンプによるAl電極の溶
食現象が進行することがない。このため第2はん
だバンプの高さを約150μmという十二分な厚さ
に形成することができ、後の金属コネクタの取付
けが容易となつた。
ンプの融点以下で行なつているので、第2はんだ
バンプ形成中に、第1はんだバンプは再溶融せ
ず、従つて第1はんだバンプによるAl電極の溶
食現象が進行することがない。このため第2はん
だバンプの高さを約150μmという十二分な厚さ
に形成することができ、後の金属コネクタの取付
けが容易となつた。
以降の組立て工程は、ほぼ第1実施例と同様に
して行なう。特に第2はんだバンプへの金属コネ
クタの取付けに際し、第1はんだバンプの融点以
下で行なうことができ、この時第2はんだバンプ
は、その組成にZnを含まない構成としているの
で、第2はんだバンプの流動性は極めて良好であ
り、且つその表面にZnの酸化物が生成される心
配がないので、雰囲気に格別の留意をする必要も
ない。結果として良好なはんだ付け接合をフラツ
クス等を用いることなく、容易な作業で行なうこ
とができる。
して行なう。特に第2はんだバンプへの金属コネ
クタの取付けに際し、第1はんだバンプの融点以
下で行なうことができ、この時第2はんだバンプ
は、その組成にZnを含まない構成としているの
で、第2はんだバンプの流動性は極めて良好であ
り、且つその表面にZnの酸化物が生成される心
配がないので、雰囲気に格別の留意をする必要も
ない。結果として良好なはんだ付け接合をフラツ
クス等を用いることなく、容易な作業で行なうこ
とができる。
次に本発明の第3実施例として、前記第2実施
例の第2はんだバンプ41のはんだ組成を、Ag
を含むPb−Snはんだとした例について第6図を
参照して以下説明する。
例の第2はんだバンプ41のはんだ組成を、Ag
を含むPb−Snはんだとした例について第6図を
参照して以下説明する。
第1実施例で示したように、半導体チツプが10
mm×10mmというように大面積の場合、チツプ裏面
のコレクタ・Ni層16と、このチツプをはんだ
を介して支持する金属板22(第2図参照)との
熱膨脹の差異によりはんだストレスが加わり、こ
のストレスの繰返しによりはんだの脆化が生じる
ことがある。このため特に大面積のチツプを金属
板上にはんだ付けして支持する場合には、そのは
んだ組成に留意しなければならない。一般的に
は、Ag又はCuを含むPb−Snはんだを用いるこ
とで、この脆化に対する耐量が向上することが知
られている。
mm×10mmというように大面積の場合、チツプ裏面
のコレクタ・Ni層16と、このチツプをはんだ
を介して支持する金属板22(第2図参照)との
熱膨脹の差異によりはんだストレスが加わり、こ
のストレスの繰返しによりはんだの脆化が生じる
ことがある。このため特に大面積のチツプを金属
板上にはんだ付けして支持する場合には、そのは
んだ組成に留意しなければならない。一般的に
は、Ag又はCuを含むPb−Snはんだを用いるこ
とで、この脆化に対する耐量が向上することが知
られている。
第3実施例はこの耐量向上にも配慮したもので
ある。即ち第2実施例において、第1はんだバン
プ形成時に、あらかじめコレクタ電極となるNi
層16をポリイミド等の樹脂で被覆しておき、第
1はんだバンプ形成工程ではんだが付着するのを
防止する。次に前記マスク用樹脂を除去した後、
第2はんだバンプ43(43E,43B)を形成
し、同時にコレクタ電極側のNi層16上に、第
2はんだバンプ43とはんだ組成が等しいAg1.5
%、Sn5%、Pb(残部)のはんだ層44を付着さ
せる。
ある。即ち第2実施例において、第1はんだバン
プ形成時に、あらかじめコレクタ電極となるNi
層16をポリイミド等の樹脂で被覆しておき、第
1はんだバンプ形成工程ではんだが付着するのを
防止する。次に前記マスク用樹脂を除去した後、
第2はんだバンプ43(43E,43B)を形成
し、同時にコレクタ電極側のNi層16上に、第
2はんだバンプ43とはんだ組成が等しいAg1.5
%、Sn5%、Pb(残部)のはんだ層44を付着さ
せる。
次に本発明の第4実施例として、第1はんだバ
ンプのはんだ組成をAl−Znとした場合について
第7図を参照して以下説明する。
ンプのはんだ組成をAl−Znとした場合について
第7図を参照して以下説明する。
この実施例ではZn(1〜10)%、Al(残部)の
はんだを使用したが、このはんだの融点は380℃
とやや高いので、はんだ槽51の温度を400℃に
設定することにより、超音波はんだ付け法でAl
電極15上に直接第1はんだバンプ48(48
E,48B)を形成することが出来る。均一性良
く制御できるはんだバンプの高さは10μm程度で
あつた。この時、コレクタ電極側にAl−Znはん
だが付着しないよう、Ni層16を形成する以前、
即ちシリコン面の状態で第1はんだバンプを形成
した。しかる後にチツプ裏面のコレクタ電極側に
スパツタ法によりNi層16を形成し、引続き第
2はんだバンプ45(45E,45B)を形成し
た。この実施例では、はんだ組成がAg1.5%、
Sn5%、Pb(残部)のはんだを使用して第2はん
だバンプ45を形成した。これによりベース、エ
ミツタのAl電極上にはAl−Zn及びPb−Sn−Ag
のはんだ組成を持つ2つの積層されたはんだバン
プが形成され、コレクタ・Ni層16上にはPb−
Sn−Agはんだ層46が形成される。以下の工程
は第1実施例とほぼ同様にして半導体装置が組み
立てられる。
はんだを使用したが、このはんだの融点は380℃
とやや高いので、はんだ槽51の温度を400℃に
設定することにより、超音波はんだ付け法でAl
電極15上に直接第1はんだバンプ48(48
E,48B)を形成することが出来る。均一性良
く制御できるはんだバンプの高さは10μm程度で
あつた。この時、コレクタ電極側にAl−Znはん
だが付着しないよう、Ni層16を形成する以前、
即ちシリコン面の状態で第1はんだバンプを形成
した。しかる後にチツプ裏面のコレクタ電極側に
スパツタ法によりNi層16を形成し、引続き第
2はんだバンプ45(45E,45B)を形成し
た。この実施例では、はんだ組成がAg1.5%、
Sn5%、Pb(残部)のはんだを使用して第2はん
だバンプ45を形成した。これによりベース、エ
ミツタのAl電極上にはAl−Zn及びPb−Sn−Ag
のはんだ組成を持つ2つの積層されたはんだバン
プが形成され、コレクタ・Ni層16上にはPb−
Sn−Agはんだ層46が形成される。以下の工程
は第1実施例とほぼ同様にして半導体装置が組み
立てられる。
以上説明したように本発明の半導体装置では、
第1はんだバンプのはんだ組成にZnを含有して
いるので、Al電極と第1はんだバンプとの接合
の信頼性は高く、125℃で1000時間放置した後で
もAl電極とバンプ間の接合強度は十分な値に維
持されていることが、実験により確認されてい
る。
第1はんだバンプのはんだ組成にZnを含有して
いるので、Al電極と第1はんだバンプとの接合
の信頼性は高く、125℃で1000時間放置した後で
もAl電極とバンプ間の接合強度は十分な値に維
持されていることが、実験により確認されてい
る。
第1ないし第4実施例では、半導体装置として
電力用バイポーラトランジスタを取り上げ説明し
たが、これに限られるものではない。即ち半導体
基板の主面上のAl電極は、一般的な手法で形成
されたものであり、Al電極部さえ形成されてい
れば、ダイオード、サイリスタ、GTO更にはIC
等何であつても良い。又Al電極の下にTi膜等が
積層されていたり、Al中にSiやCu等が添加され
たものであつても良いことは勿論である。
電力用バイポーラトランジスタを取り上げ説明し
たが、これに限られるものではない。即ち半導体
基板の主面上のAl電極は、一般的な手法で形成
されたものであり、Al電極部さえ形成されてい
れば、ダイオード、サイリスタ、GTO更にはIC
等何であつても良い。又Al電極の下にTi膜等が
積層されていたり、Al中にSiやCu等が添加され
たものであつても良いことは勿論である。
又前記実施例においては、第1はんだバンプの
はんだ組成がZn−Sn−Pb及びZn−Alである場合
について説明したが、第1はんだバンプの組成
が、Znを含みSn、Pb、Alのうちから選ばれた元
素から成る例えばZn−Sn等であつても本発明を
適用できる。
はんだ組成がZn−Sn−Pb及びZn−Alである場合
について説明したが、第1はんだバンプの組成
が、Znを含みSn、Pb、Alのうちから選ばれた元
素から成る例えばZn−Sn等であつても本発明を
適用できる。
[発明の効果]
これまで詳述したように、本発明のはんだバン
プ形半導体装置とその製造方法によれば、半導体
基板上のAl電極にZnを含む前記組成の溶融はん
だを接触させ、該溶融はんだを超音波を印加して
はんだ付けするので、十分な接合強度を有する第
1はんだバンプがAl電極上に直接且つ容易に形
成でき、しかる後に金属コネクタ或いはインナー
リードのはんだ接続が可能であり、更に高温状態
に保持されても十分にはんだバンプとAl電極間
の接合強度が維持できる。更に所望により、はん
だバンプが、Znを含まず且つ融点が第1はんだ
バンプより低い第2はんだバンプを積層した構造
の場合には、上記本発明の効果は更に倍加され、
より確実となる。本発明により、高い信頼性とす
ぐれた生産性を有するはんだバンプ形半導体装置
とその製造方法を提供することができる。
プ形半導体装置とその製造方法によれば、半導体
基板上のAl電極にZnを含む前記組成の溶融はん
だを接触させ、該溶融はんだを超音波を印加して
はんだ付けするので、十分な接合強度を有する第
1はんだバンプがAl電極上に直接且つ容易に形
成でき、しかる後に金属コネクタ或いはインナー
リードのはんだ接続が可能であり、更に高温状態
に保持されても十分にはんだバンプとAl電極間
の接合強度が維持できる。更に所望により、はん
だバンプが、Znを含まず且つ融点が第1はんだ
バンプより低い第2はんだバンプを積層した構造
の場合には、上記本発明の効果は更に倍加され、
より確実となる。本発明により、高い信頼性とす
ぐれた生産性を有するはんだバンプ形半導体装置
とその製造方法を提供することができる。
第1図は本発明の第1実施例の半導体装置の模
式的チツプ断面図、第2図は第1図の半導体チツ
プ及び金属コネクタ等の組立配置を示す斜視図、
第3図は第2図の組立体を外囲器に封入した半導
体装置の斜視図、第4図は本発明の半導体装置の
製造方法を説明するための超音波はんだバンプ形
成装置の概念図、第5図ないし第7図は本発明の
第2ないし第4実施例の半導体装置の模式的チツ
プ断面図、第8図は従来の半導体装置のはんだバ
ンプ形成部分の断面図である。 11……半導体基板、11……半導体チツプ、
15(15E,15B)……Alを主成分とする
電極配線パターン(Al電極)、16……コレク
タ・Ni層、17……絶縁被膜(SiN膜)、18
(18E,18B),48(48E,48B)……
第1はんだバンプ、19,42,44,46……
コレクタはんだ層、25,26……金属コネクタ
(Cu)、41(41E,41B),43(43E,
43B),45(45E,45B)……第2はん
だバンプ、50……はんだバンプ形半導体装置、
53……溶融はんだ、55……超音波振動子、6
1……シリコンウエーハ。
式的チツプ断面図、第2図は第1図の半導体チツ
プ及び金属コネクタ等の組立配置を示す斜視図、
第3図は第2図の組立体を外囲器に封入した半導
体装置の斜視図、第4図は本発明の半導体装置の
製造方法を説明するための超音波はんだバンプ形
成装置の概念図、第5図ないし第7図は本発明の
第2ないし第4実施例の半導体装置の模式的チツ
プ断面図、第8図は従来の半導体装置のはんだバ
ンプ形成部分の断面図である。 11……半導体基板、11……半導体チツプ、
15(15E,15B)……Alを主成分とする
電極配線パターン(Al電極)、16……コレク
タ・Ni層、17……絶縁被膜(SiN膜)、18
(18E,18B),48(48E,48B)……
第1はんだバンプ、19,42,44,46……
コレクタはんだ層、25,26……金属コネクタ
(Cu)、41(41E,41B),43(43E,
43B),45(45E,45B)……第2はん
だバンプ、50……はんだバンプ形半導体装置、
53……溶融はんだ、55……超音波振動子、6
1……シリコンウエーハ。
Claims (1)
- 【特許請求の範囲】 1 半導体基板の一方の主面上に形成されたアル
ミニウムを主成分とする電極配線パターンと該電
極配線パターン上に直接形成された第1はんだバ
ンプと、該第1はんだバンプ上に積層された第2
はんだバンプとを有し、該第1はんだバンプのは
んだ組成が、1ないし10質量%の亜鉛を含みす
ず、鉛及びアルミニウムのうちから選ばれた元素
との合金であり、該第2はんだバンプの融点は第
1はんだバンプの融点よりも低く、且つ第2はん
だバンプのはんだ組成に亜鉛を含まないことを特
徴とするはんだバンプ形半導体装置。 2 第1はんだバンプのはんだ組成が、鉛、すず
及び亜鉛の合金であり、且つ鉛が50質量%以上含
まれている特許請求の範囲第1項記載のはんだバ
ンプ形半導体装置。 3 第1はんだバンプのはんだ組成が、アルミニ
ウム及び亜鉛の合金である特許請求の範囲第1項
記載のはんだバンプ形半導体装置。 4 半導体基板の一方の主面上にアルミニウムを
主成分とする電極配線パターンを形成する工程
と、該電極配線パターンを絶縁被膜で覆う工程
と、該絶縁被膜を選択的に蝕刻開孔して前記電極
配線パターンを露出する工程と、はんだ組成が、
1ないし10質量%の亜鉛を含み、すず、鉛及びア
ルミニウムのうちから選ばれた元素の合金である
第1はんだバンプを前記露出電極配線パターン上
に直接、溶融はんだに超音波を印加して形成する
工程と、第1はんだバンプ上にはんだ組成が亜鉛
を含まない第2はんだバンプを、第1はんだバン
プの融点より低い温度で且つ第1はんだバンプを
実質的に再溶融させないで積層する工程とを有す
ることを特徴とするはんだバンプ形半導体装置の
製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219726A JPH0267731A (ja) | 1988-09-02 | 1988-09-02 | はんだバンプ形半導体装置とその製造方法 |
| EP19890116100 EP0357064B1 (en) | 1988-09-02 | 1989-08-31 | Metal bump type semiconductor device and method for manufacturing the same |
| DE8989116100T DE68905267T2 (de) | 1988-09-02 | 1989-08-31 | Halbleiteranordnung von metallhoecker-typ und verfahren zu deren herstellung. |
| KR1019890012709A KR0143086B1 (ko) | 1988-09-02 | 1989-09-02 | 땜납돌출형 반도체장치와 그 제조방법 |
| US07/731,392 US5143865A (en) | 1988-09-02 | 1991-07-17 | Metal bump type semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219726A JPH0267731A (ja) | 1988-09-02 | 1988-09-02 | はんだバンプ形半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267731A JPH0267731A (ja) | 1990-03-07 |
| JPH054809B2 true JPH054809B2 (ja) | 1993-01-20 |
Family
ID=16740009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63219726A Granted JPH0267731A (ja) | 1988-09-02 | 1988-09-02 | はんだバンプ形半導体装置とその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5143865A (ja) |
| EP (1) | EP0357064B1 (ja) |
| JP (1) | JPH0267731A (ja) |
| KR (1) | KR0143086B1 (ja) |
| DE (1) | DE68905267T2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5360988A (en) * | 1991-06-27 | 1994-11-01 | Hitachi, Ltd. | Semiconductor integrated circuit device and methods for production thereof |
| US5444300A (en) * | 1991-08-09 | 1995-08-22 | Sharp Kabushiki Kaisha | Semiconductor apparatus with heat sink |
| US5824569A (en) * | 1992-07-15 | 1998-10-20 | Micron Technology, Inc. | Semiconductor device having ball-bonded pads |
| US5496775A (en) * | 1992-07-15 | 1996-03-05 | Micron Semiconductor, Inc. | Semiconductor device having ball-bonded pads |
| DE4316175A1 (de) * | 1993-05-14 | 1994-11-17 | Daimler Benz Ag | Lötverbindung und Lötverfahren |
| US5766972A (en) * | 1994-06-02 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin encapsulated semiconductor device with bump electrodes |
| JP3348528B2 (ja) * | 1994-07-20 | 2002-11-20 | 富士通株式会社 | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 |
| JPH08191104A (ja) | 1995-01-11 | 1996-07-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| EP0763853A1 (en) * | 1995-09-18 | 1997-03-19 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
| US5668058A (en) * | 1995-12-28 | 1997-09-16 | Nec Corporation | Method of producing a flip chip |
| KR100186333B1 (ko) * | 1996-06-20 | 1999-03-20 | 문정환 | 칩 사이즈 반도체 패키지 및 그 제조방법 |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| EP1189271A3 (en) * | 1996-07-12 | 2003-07-16 | Fujitsu Limited | Wiring boards and mounting of semiconductor devices thereon |
| JP3409598B2 (ja) * | 1996-08-29 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| US6127735A (en) * | 1996-09-25 | 2000-10-03 | International Business Machines Corporation | Interconnect for low temperature chip attachment |
| WO1998040912A1 (de) * | 1997-03-10 | 1998-09-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Chipanordnung und verfahren zur herstellung einer chipanordnung |
| JP3796016B2 (ja) * | 1997-03-28 | 2006-07-12 | 三洋電機株式会社 | 半導体装置 |
| US6082610A (en) | 1997-06-23 | 2000-07-04 | Ford Motor Company | Method of forming interconnections on electronic modules |
| TW453137B (en) | 1997-08-25 | 2001-09-01 | Showa Denko Kk | Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it |
| US6260264B1 (en) * | 1997-12-08 | 2001-07-17 | 3M Innovative Properties Company | Methods for making z-axis electrical connections |
| US20070102827A1 (en) * | 1997-12-08 | 2007-05-10 | 3M Innovative Properties Company | Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding |
| US6423623B1 (en) * | 1998-06-09 | 2002-07-23 | Fairchild Semiconductor Corporation | Low Resistance package for semiconductor devices |
| US6251765B1 (en) * | 1998-07-10 | 2001-06-26 | Ball Semiconductor, Inc. | Manufacturing metal dip solder bumps for semiconductor devices |
| JP3420703B2 (ja) * | 1998-07-16 | 2003-06-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2000216184A (ja) * | 1999-01-25 | 2000-08-04 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US6717245B1 (en) * | 2000-06-02 | 2004-04-06 | Micron Technology, Inc. | Chip scale packages performed by wafer level processing |
| US7214566B1 (en) | 2000-06-16 | 2007-05-08 | Micron Technology, Inc. | Semiconductor device package and method |
| WO2002007312A2 (en) | 2000-07-13 | 2002-01-24 | Isothermal Systems Research, Inc. | Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor |
| US6902098B2 (en) * | 2001-04-23 | 2005-06-07 | Shipley Company, L.L.C. | Solder pads and method of making a solder pad |
| JP4143478B2 (ja) * | 2002-10-02 | 2008-09-03 | アルプス電気株式会社 | はんだ接続構造および電子部品のはんだ接続方法 |
| US7868472B2 (en) * | 2004-04-08 | 2011-01-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Thermal dissipation in integrated circuit systems |
| US7109583B2 (en) * | 2004-05-06 | 2006-09-19 | Endwave Corporation | Mounting with auxiliary bumps |
| US20060038302A1 (en) * | 2004-08-19 | 2006-02-23 | Kejun Zeng | Thermal fatigue resistant tin-lead-silver solder |
| US7768075B2 (en) | 2006-04-06 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die packages using thin dies and metal substrates |
| JP4708399B2 (ja) * | 2007-06-21 | 2011-06-22 | 新光電気工業株式会社 | 電子装置の製造方法及び電子装置 |
| CN101903802B (zh) * | 2007-12-20 | 2013-09-11 | 皇家飞利浦电子股份有限公司 | 直接转换探测器 |
| US8169081B1 (en) | 2007-12-27 | 2012-05-01 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits using under bump metallization |
| US20090194856A1 (en) * | 2008-02-06 | 2009-08-06 | Gomez Jocel P | Molded package assembly |
| KR101055485B1 (ko) * | 2008-10-02 | 2011-08-08 | 삼성전기주식회사 | 범프볼을 갖는 반도체 패키지 |
| US20150001706A1 (en) * | 2013-06-27 | 2015-01-01 | Kabirkumar Mirpuri | Systems and methods for avoiding protrusions in injection molded solder |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344176A (en) * | 1976-10-04 | 1978-04-20 | Hitachi Cable Ltd | Clad solder for semiconductor device |
| JPS5389368A (en) * | 1977-01-17 | 1978-08-05 | Seiko Epson Corp | Production of semiconductor integrated circuit |
| JPS5426675A (en) * | 1977-07-29 | 1979-02-28 | Matsushita Electric Ind Co Ltd | Manufacture for semiconductor device |
| NL7810942A (nl) * | 1978-11-03 | 1980-05-07 | Philips Nv | Ondersteunde microstriplijn voor de propagatie van een oneven golfmodus. |
| JPS55163830A (en) * | 1979-06-07 | 1980-12-20 | Marukon Denshi Kk | Condenser |
| US4351180A (en) * | 1980-06-30 | 1982-09-28 | The National Machinery Company | Workpiece turning transfer |
| JPS5778173A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPS5851511A (ja) * | 1981-09-22 | 1983-03-26 | Mitsubishi Electric Corp | 半導体装置の電極形成方法 |
| JPS5942197A (ja) * | 1982-08-31 | 1984-03-08 | Matsushita Electric Works Ltd | 半田 |
| JPS5977244U (ja) * | 1982-11-15 | 1984-05-25 | 日本電気株式会社 | 半導体装置 |
| JPS5990941A (ja) * | 1982-11-17 | 1984-05-25 | Nec Home Electronics Ltd | バンプメツキ方法 |
| JPS59178778A (ja) * | 1983-03-30 | 1984-10-11 | Toshiba Corp | 太陽電池及びその製造方法 |
| JPS59181627A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS592142U (ja) * | 1983-04-20 | 1984-01-09 | セイコーエプソン株式会社 | 半導体集積回路 |
| JPS6159548A (ja) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | 論理シミユレ−シヨンプロセツサ |
| JPS62104143A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | はんだバンプの形成方法 |
| IT1191977B (it) * | 1986-06-30 | 1988-03-31 | Selenia Ind Elettroniche | Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione |
| EP0264648B1 (en) * | 1986-09-25 | 1993-05-05 | Kabushiki Kaisha Toshiba | Method of producing a film carrier |
| JPH01220460A (ja) * | 1988-02-29 | 1989-09-04 | Omron Tateisi Electron Co | 半導体装置のバンプ形成用ハンダ |
-
1988
- 1988-09-02 JP JP63219726A patent/JPH0267731A/ja active Granted
-
1989
- 1989-08-31 DE DE8989116100T patent/DE68905267T2/de not_active Expired - Fee Related
- 1989-08-31 EP EP19890116100 patent/EP0357064B1/en not_active Expired - Lifetime
- 1989-09-02 KR KR1019890012709A patent/KR0143086B1/ko not_active Expired - Fee Related
-
1991
- 1991-07-17 US US07/731,392 patent/US5143865A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5143865A (en) | 1992-09-01 |
| EP0357064A2 (en) | 1990-03-07 |
| EP0357064B1 (en) | 1993-03-10 |
| DE68905267D1 (de) | 1993-04-15 |
| JPH0267731A (ja) | 1990-03-07 |
| DE68905267T2 (de) | 1993-09-09 |
| KR0143086B1 (ko) | 1998-07-01 |
| EP0357064A3 (en) | 1990-09-26 |
| KR900005585A (ko) | 1990-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH054809B2 (ja) | ||
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| EP0435009B1 (en) | Semiconductor package connecting method and semiconductor package connecting wires | |
| TWI523724B (zh) | A bonding material, a method for producing the same, and a method of manufacturing the bonding structure | |
| US6378758B1 (en) | Conductive leads with non-wettable surfaces | |
| CN1137797C (zh) | 用于减少焊料中金属间化合物形成的镍合金薄膜 | |
| JP2004194290A (ja) | 電子部品の製造方法 | |
| JPH0136254B2 (ja) | ||
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP3868766B2 (ja) | 半導体装置 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| JPS60134444A (ja) | バンプ電極形成方法 | |
| JP2002327279A (ja) | 電子部品の接合方法 | |
| JPS63289947A (ja) | はんだバンプ付き基板及びその製造方法 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JPH0727905B2 (ja) | はんだバンプの形成方法 | |
| JPH0282624A (ja) | はんだバンプ付半導体素子及びその製造方法 | |
| JPH0727904B2 (ja) | はんだバンプの形成方法 | |
| JPS62104143A (ja) | はんだバンプの形成方法 | |
| JPS6358947A (ja) | はんだバンプの形成方法 | |
| JPS6358945A (ja) | はんだバンプの形成方法 | |
| WO2016116177A1 (en) | Method of generating a power semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |