JPH0548645B2 - - Google Patents
Info
- Publication number
- JPH0548645B2 JPH0548645B2 JP59113436A JP11343684A JPH0548645B2 JP H0548645 B2 JPH0548645 B2 JP H0548645B2 JP 59113436 A JP59113436 A JP 59113436A JP 11343684 A JP11343684 A JP 11343684A JP H0548645 B2 JPH0548645 B2 JP H0548645B2
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- circuit
- reverse bias
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はトランジスタを利用した回路に係り、
とくに高速スイツチング動作を可能とするバイポ
ーラトランジスタのベース駆動回路に関する。
とくに高速スイツチング動作を可能とするバイポ
ーラトランジスタのベース駆動回路に関する。
トランジスタは各種電子回路に利用されている
が、とくに高速動作を要求される場合も多く、い
ろいろ検討されている。たとえば、バイポーラト
ランジスタを用いたトランジスタスイツチ回路に
おいて、そのパルス応答特性を改善するために、
通常、ベース抵抗に並列にコンデンサを入れると
いうことが行なわれている。また、トランジスタ
を素早くオフさせるために、トランジスタ内部に
蓄積された電荷を外部から力を加えて吸い出さな
くてはならない。すなわち、ベース・エミツタ間
に逆電流を流すわけであるが、この逆電流が大き
いほど電荷を吸い出すのに必要な時間つまり蓄積
時間が短くなる。このようにして、トランジスタ
のターンオフ時間を短くすることで、トランジス
タの高速動作を可能とするのである。ただし、こ
のベース・エミツタ間に流す逆電流つまりベース
逆電流は、大きすぎるとトラジスタの二次降状破
壊を引き起こし易くなるので、注意する必要があ
る。さて、従来のベース駆動回路は、ベース・エ
ミツタ間に一定の逆電圧を印加してベース逆電流
を流すようにしていた。しかし、このように一定
の逆電流を用いると、トランジスタのターンオフ
時のトランジスタ内部の電荷の蓄積による内部抵
抗の増加によつてベース逆電流が制限されるの
で、余り大きなベース逆電流を流すことはでき
ず、したがつて、高速スイツチング動作を制限さ
れることになつている。
が、とくに高速動作を要求される場合も多く、い
ろいろ検討されている。たとえば、バイポーラト
ランジスタを用いたトランジスタスイツチ回路に
おいて、そのパルス応答特性を改善するために、
通常、ベース抵抗に並列にコンデンサを入れると
いうことが行なわれている。また、トランジスタ
を素早くオフさせるために、トランジスタ内部に
蓄積された電荷を外部から力を加えて吸い出さな
くてはならない。すなわち、ベース・エミツタ間
に逆電流を流すわけであるが、この逆電流が大き
いほど電荷を吸い出すのに必要な時間つまり蓄積
時間が短くなる。このようにして、トランジスタ
のターンオフ時間を短くすることで、トランジス
タの高速動作を可能とするのである。ただし、こ
のベース・エミツタ間に流す逆電流つまりベース
逆電流は、大きすぎるとトラジスタの二次降状破
壊を引き起こし易くなるので、注意する必要があ
る。さて、従来のベース駆動回路は、ベース・エ
ミツタ間に一定の逆電圧を印加してベース逆電流
を流すようにしていた。しかし、このように一定
の逆電流を用いると、トランジスタのターンオフ
時のトランジスタ内部の電荷の蓄積による内部抵
抗の増加によつてベース逆電流が制限されるの
で、余り大きなベース逆電流を流すことはでき
ず、したがつて、高速スイツチング動作を制限さ
れることになつている。
本発明は、トリガ信号発生回路と、順、逆バイ
アス電圧回路と、オフ時電圧回路と、前記順、逆
バイアス電圧回路およびオフ時電圧回路に接続さ
れたベース制御回路からなり、トランジスタの内
部抵抗が増加した時点でベース・エミツタ間の逆
電圧を上げて一定のベース逆電流を流すようにし
たものである。
アス電圧回路と、オフ時電圧回路と、前記順、逆
バイアス電圧回路およびオフ時電圧回路に接続さ
れたベース制御回路からなり、トランジスタの内
部抵抗が増加した時点でベース・エミツタ間の逆
電圧を上げて一定のベース逆電流を流すようにし
たものである。
さて、本発明の実施例につき図面を参照して説
明する。なお、各図面に共通な事項には同一の符
号を付す。
明する。なお、各図面に共通な事項には同一の符
号を付す。
第１図は、本発明の一実施例を示す概略構成図
である。１はトリガ信号発生回路、２は順バイア
ス電圧回路、３は第１段目の逆バイアス電圧回
路、４は第２段目の逆バイアス電圧回路、５はオ
フ時電圧回路であり、トリガ信号発生回路１には
順バイアス電圧回路２が接続され、順バイアス電
圧回路２には第１段目の逆バイアス電圧回路３が
ベース制御回路６と並列に接続され、第１段目の
逆バイアス電圧回路３には第２段目の逆バイアス
回路４とオフ時電圧回路５がベース制御回路６と
並列に接続され、さらに第２段目の逆バイアス電
圧回路４とオフ時電圧回路５にはベース制御回路
６が接続される。
である。１はトリガ信号発生回路、２は順バイア
ス電圧回路、３は第１段目の逆バイアス電圧回
路、４は第２段目の逆バイアス電圧回路、５はオ
フ時電圧回路であり、トリガ信号発生回路１には
順バイアス電圧回路２が接続され、順バイアス電
圧回路２には第１段目の逆バイアス電圧回路３が
ベース制御回路６と並列に接続され、第１段目の
逆バイアス電圧回路３には第２段目の逆バイアス
回路４とオフ時電圧回路５がベース制御回路６と
並列に接続され、さらに第２段目の逆バイアス電
圧回路４とオフ時電圧回路５にはベース制御回路
６が接続される。
第２図はこの概略構成図について、さらに具体
的に示した回路図である。１１はシーケンスを構
成し、ベース駆動信号源となるタイマ回路、１２
はタイマ回路１１の出力信号を一定レベルまで引
き上げるコンパレータであり、前記トリガ信号発
生回路１を構成する。１３は順バイアス電圧信号
を発生する単安定マルチバイブレータ、１４はこ
のマルチバイブレータ１３の出力信号を一定の電
圧レベルまて引き上げるコンパレータであり、前
記順バイアス電圧回路２を構成する。１５は第１
段目の逆バイアス電圧信号を発生する単安定マル
チバイブレータ、１６はこのマルチバイブレータ
の出力信号を一定の電圧まで増幅するコンパレー
タであり、前記第１段目の逆バイアス電圧回路３
を構成する。１７は第２段目の逆バイアス電圧信
号を発生する単安定マルチバイブレータ、１８は
このマルチバイブレータ１７の出力信号を一定の
電圧まで増幅するコンパレータであり、第２段目
の逆バイアス電圧回路４を構成する。１９はオフ
時の逆バイアス電圧信号を発生する単安定マルチ
バイブレータ、２０はこのマルチバイブレータ１
９の出力信号を一定電圧まで増幅するコンパレー
タであり、前記オフ時電圧回路５を構成する。な
お、２１は順バイアス電圧回路２、第１、第２段
目の逆バイアス電圧回路３，４およびオフ時電圧
回路５の４種類の信号を１つの信号とする加算増
幅器である。
的に示した回路図である。１１はシーケンスを構
成し、ベース駆動信号源となるタイマ回路、１２
はタイマ回路１１の出力信号を一定レベルまで引
き上げるコンパレータであり、前記トリガ信号発
生回路１を構成する。１３は順バイアス電圧信号
を発生する単安定マルチバイブレータ、１４はこ
のマルチバイブレータ１３の出力信号を一定の電
圧レベルまて引き上げるコンパレータであり、前
記順バイアス電圧回路２を構成する。１５は第１
段目の逆バイアス電圧信号を発生する単安定マル
チバイブレータ、１６はこのマルチバイブレータ
の出力信号を一定の電圧まで増幅するコンパレー
タであり、前記第１段目の逆バイアス電圧回路３
を構成する。１７は第２段目の逆バイアス電圧信
号を発生する単安定マルチバイブレータ、１８は
このマルチバイブレータ１７の出力信号を一定の
電圧まで増幅するコンパレータであり、第２段目
の逆バイアス電圧回路４を構成する。１９はオフ
時の逆バイアス電圧信号を発生する単安定マルチ
バイブレータ、２０はこのマルチバイブレータ１
９の出力信号を一定電圧まで増幅するコンパレー
タであり、前記オフ時電圧回路５を構成する。な
お、２１は順バイアス電圧回路２、第１、第２段
目の逆バイアス電圧回路３，４およびオフ時電圧
回路５の４種類の信号を１つの信号とする加算増
幅器である。
第３図はこの回路図の各部の信号波形を示すタ
イムチヤートであり、１はタイマ１１の出力信号
Ａ、２はコンパレータ１２の出力信号Ｂ、３はマ
ルチバイブレータ１３の出力信号Ｃ、４はコンパ
レータ１４の出力信号Ｄ、５はマルチバイブレー
タ１５の出力信号Ｅ、６はコンパレータ１６の出
力信号Ｆ、７はマルチバイブレータ１７の出力信
号Ｇ、８はコンパレータ１８の出力信号Ｈ、９は
マルチバイブレータ１９の出力信号Ｉ、１０はコ
ンパレータ２０の出力信号Ｊ、そして１１は加算
増幅器２１の出力信号Ｋを示している。
イムチヤートであり、１はタイマ１１の出力信号
Ａ、２はコンパレータ１２の出力信号Ｂ、３はマ
ルチバイブレータ１３の出力信号Ｃ、４はコンパ
レータ１４の出力信号Ｄ、５はマルチバイブレー
タ１５の出力信号Ｅ、６はコンパレータ１６の出
力信号Ｆ、７はマルチバイブレータ１７の出力信
号Ｇ、８はコンパレータ１８の出力信号Ｈ、９は
マルチバイブレータ１９の出力信号Ｉ、１０はコ
ンパレータ２０の出力信号Ｊ、そして１１は加算
増幅器２１の出力信号Ｋを示している。
このように構成された一実施例につき、各図を
参照してその動作を説明する。トランジスタのベ
ース駆動用の基本信号は、出力信号Ａとしてタイ
マ１１で発生され、さらにコンパレータ１２で増
幅され出力信号Ｂとなる。出力信号Ｂはマルチバ
イブレータ１３、コンパレータ１４によりそれぞ
れ出力信号Ｃ，Ｄとなる。出力信号Ｄはマルチバ
イブレータ１５、コンパレータ１６によりそれぞ
れ出力信号Ｅ，Ｆとなる。出力信号Ｆはマルチバ
イブレータ１７，１９およびコンパレータ１８，
２０によりそれぞれ出力信号Ｇ，ＨおよびＩ，Ｊ
となる。なお、出力信号Ｄ，Ｆ，Ｈ，Ｊは加算増
幅器２１に入力されて出力信号Ｋとなる。したが
つて、この出力信号Ｋがトランジスタのベース駆
動用信号となる。
参照してその動作を説明する。トランジスタのベ
ース駆動用の基本信号は、出力信号Ａとしてタイ
マ１１で発生され、さらにコンパレータ１２で増
幅され出力信号Ｂとなる。出力信号Ｂはマルチバ
イブレータ１３、コンパレータ１４によりそれぞ
れ出力信号Ｃ，Ｄとなる。出力信号Ｄはマルチバ
イブレータ１５、コンパレータ１６によりそれぞ
れ出力信号Ｅ，Ｆとなる。出力信号Ｆはマルチバ
イブレータ１７，１９およびコンパレータ１８，
２０によりそれぞれ出力信号Ｇ，ＨおよびＩ，Ｊ
となる。なお、出力信号Ｄ，Ｆ，Ｈ，Ｊは加算増
幅器２１に入力されて出力信号Ｋとなる。したが
つて、この出力信号Ｋがトランジスタのベース駆
動用信号となる。
すなわち、第３図１１にて示されているよう
に、逆バイアス電圧は２段階で絶対値が大となる
信号波形を有するものである。
に、逆バイアス電圧は２段階で絶対値が大となる
信号波形を有するものである。
本発明は、タイマなどを含むトリガ信号発生回
路の出力信号を単安定マルチバイブレータとコン
パレータとの組合せなどからなる順、逆バイアス
電圧回路ならびにオフ時電圧回路で処理し、さら
に加算回路に導いてベース駆動用信号としたもの
であり、従来の一定の逆電圧の代わりに、後方部
分で絶対値が大きくなる２段階波形の逆バイアス
電圧をベースに印加するこにより、トランジスタ
の内部抵抗が増加した時点でベース・エミツタ間
の逆電圧を上げて一定のベース逆電流を流すこと
ができ、トランジスタを早くオフできるので、確
実に高速スイツチング動作を期待することができ
るなどの効果がある。
路の出力信号を単安定マルチバイブレータとコン
パレータとの組合せなどからなる順、逆バイアス
電圧回路ならびにオフ時電圧回路で処理し、さら
に加算回路に導いてベース駆動用信号としたもの
であり、従来の一定の逆電圧の代わりに、後方部
分で絶対値が大きくなる２段階波形の逆バイアス
電圧をベースに印加するこにより、トランジスタ
の内部抵抗が増加した時点でベース・エミツタ間
の逆電圧を上げて一定のベース逆電流を流すこと
ができ、トランジスタを早くオフできるので、確
実に高速スイツチング動作を期待することができ
るなどの効果がある。
第１図は本発明の一実施例を示す概略構成図、
第２図はこの一実施例を具体的に示す回路図、第
３図はこの回路図の各部の信号波形を示すタイム
チヤートである。 １……トリガ信号発生回路、２……順バイアス
電圧回路、３，４……逆バイアス電圧回路、５…
…オフ時電圧回路、１１……タイマ、１２，１
４，１６，１８，２０……コンパレータ、１３，
１５，１７，１９……単安定マルチバイブレー
タ、２１……加算増幅器。
第２図はこの一実施例を具体的に示す回路図、第
３図はこの回路図の各部の信号波形を示すタイム
チヤートである。 １……トリガ信号発生回路、２……順バイアス
電圧回路、３，４……逆バイアス電圧回路、５…
…オフ時電圧回路、１１……タイマ、１２，１
４，１６，１８，２０……コンパレータ、１３，
１５，１７，１９……単安定マルチバイブレー
タ、２１……加算増幅器。
Claims (1)
- 【特許請求の範囲】 １ トランジスタのベースを駆動するための基本
信号となるトリガ信号を発生するトリガ信号発生
回路と、 このトリガ信号に基づいて前記ベースの順バイ
アス電圧を発生する順バイアス電圧回路と、 この順バイアス電圧の終了時に前記ベースの第
１の逆バイアス電圧を発生する第１段目の逆バイ
アス電圧回路と、 この第１の逆バイアス電圧の後方部分で発生し
その終了時まで接続するとともに、この第１の逆
バイアス電圧と加算されたときに第１の逆バイア
ス電圧より絶対値が大きい２段階波形を形成する
ための第２の逆バイアス電圧を発生する第２段目
の逆バイアス電圧回路と、 前記第１の逆バイアス電圧の終了時に前記ベー
スのオフ時電圧を発生するオフ時電圧回路と、 前記順バイアス電圧と第１の逆バイアス電圧と
第２の逆バイアス電圧とオフ時電圧とを加算する
ベース制御回路と、 からなり、第１の逆バイアス電圧と第２の逆バイ
アス電圧の加算により、２段階波形の逆バイアス
電圧を形成するようにしたトランジスタのベース
駆動回路。 ２ トリガ信号発生回路は、タイマとこのタイマ
に接続されたコンパレータを備え、順バイアス電
圧回路、第１段目、第２段目の逆バイアス電圧回
路およびオフ時電圧回路は、それぞれ単安定マル
チバイブレータとこのバイブレータに接続された
コンパレータを備え、ベース制御回路は、加算器
を備えた特許請求の範囲第１項記載のトランジス
タのベース駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113436A JPS60256222A (ja) | 1984-05-31 | 1984-05-31 | トランジスタのベ−ス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113436A JPS60256222A (ja) | 1984-05-31 | 1984-05-31 | トランジスタのベ−ス駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60256222A JPS60256222A (ja) | 1985-12-17 |
| JPH0548645B2 true JPH0548645B2 (ja) | 1993-07-22 |
Family
ID=14612170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59113436A Granted JPS60256222A (ja) | 1984-05-31 | 1984-05-31 | トランジスタのベ−ス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60256222A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560701B2 (ja) * | 1986-10-30 | 1996-12-04 | 富士通株式会社 | スイツチ素子駆動回路 |
| JPH0282713A (ja) * | 1988-09-19 | 1990-03-23 | Fujitsu Ltd | スイッチング補助回路 |
-
1984
- 1984-05-31 JP JP59113436A patent/JPS60256222A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60256222A (ja) | 1985-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748351A (en) | Power MOSFET gate driver circuit | |
| US4065678A (en) | Clamped push-pull driver circuit with output feedback | |
| JPS63199511A (ja) | 比較回路 | |
| EP0921624B1 (en) | Device for driving self arc-extinguishing type power element | |
| JP2569438Y2 (ja) | 増幅器電源電圧切り替え回路 | |
| US4115831A (en) | Velocity detecting apparatus insensitive to noise | |
| US3089041A (en) | Reduced turn-off time transistor switch | |
| JPH10327021A (ja) | 増幅器用電圧供給回路 | |
| JP2000139071A (ja) | 電力変換装置のゲート駆動回路 | |
| JPS60256222A (ja) | トランジスタのベ−ス駆動回路 | |
| JP2522386B2 (ja) | トランジスタのベ―ス駆動回路 | |
| JPH043130B2 (ja) | ||
| JPS6017965Y2 (ja) | 垂直偏向出力装置 | |
| KR890000225Y1 (ko) | 뮤팅기능을 겸한 전원제어회로 | |
| JPS6236141Y2 (ja) | ||
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPS589608B2 (ja) | スレツシヨ−ルドスイツチ用回路配置 | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH0677340U (ja) | 負荷駆動回路 | |
| JPH03129507A (ja) | 電流制御回路 | |
| JPH0821162B2 (ja) | フレキシブルデイスク装置の書込み回路 | |
| JPS62147952A (ja) | サイリスタの駆動回路 | |
| JPH0691447B2 (ja) | 集積回路 | |
| JP2000031803A (ja) | スイッチング制御回路 | |
| JPS60237878A (ja) | 速度サ−ボモ−タ |