JPH054866B2 - - Google Patents

Info

Publication number
JPH054866B2
JPH054866B2 JP57173220A JP17322082A JPH054866B2 JP H054866 B2 JPH054866 B2 JP H054866B2 JP 57173220 A JP57173220 A JP 57173220A JP 17322082 A JP17322082 A JP 17322082A JP H054866 B2 JPH054866 B2 JP H054866B2
Authority
JP
Japan
Prior art keywords
block
types
modes
transmission line
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57173220A
Other languages
English (en)
Other versions
JPS5963846A (ja
Inventor
Yoshitaka Takasaki
Yasushi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17322082A priority Critical patent/JPS5963846A/ja
Publication of JPS5963846A publication Critical patent/JPS5963846A/ja
Publication of JPH054866B2 publication Critical patent/JPH054866B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はパルス伝送方式、特に非同期のパルス
列を同期化して伝送する非同期時分割多重化伝送
に好適な伝送路符号化方式に関する。
〔従来技術〕
従来非同期パルス列を同期化する方法としては
第1図a〜bに示すような方法が提案されてい
る。すなわち原信号パルス列aにおける“1”は
“11”あるいは“00”と符号化し、“0”は“1”
あるいは“0”と符号化し、無信号時(空信号
E)は“111”あるいは“000”と表現し、符号列
bとして伝送する。このように非同期信号を同期
化して伝送する際には、原信号が存在しない場合
(伝送済)が生じるので空信号“E”に対応する
ブロツク符号も規定する必要がある。また、この
従来例の符号化方式では原信号のそれぞれに対応
するブロツク符号の長さが異なるので、ブロツク
の識別のためブロツクとブロツクの境界は変化点
が生じるようにする。このため、原信号の各々に
対して“11”と“00”のようにブロツク内の全パ
ルスのレベルを反転させた2種類のモードを準備
し、何れか一方を選択して用いている。このよう
にひとつの原信号情報を表す複数種類の符号列の
切替え使用をモード切替と呼ぶ。
この伝送符号においては、図より分るように直
流平衡の条件が満足されず、直流成分が発生す
る。伝送路では一般に直流成分がカツトされるの
で第1図bのような直流成分を含む符号列を伝送
すると受信側では歪が発生し、符号誤りの原因と
なる。
〔発明の目的〕
本発明の目的は、同期化と共に直流平衡の条件
を満足する符号化方式を提供することにある。
〔発明の概要〕
上記目的を達成するため本発明では、ブロツク
内で直流平衡のとれた符号と、モード切替により
直流平衡をとる符号とを併用する。まず、本発明
の符号化方式の前提は (1) ブロツクとブロツクの境界には変化点が生じ
るように全パルスのレベルを反転した2種類の
モード間のモード切替を行なう、 との点である。さらに、第1図bで用いた
“11”あるいは“00”等のブロツク符号は単一
ブロツク内で不平衡で、かつブロツクの最初と
最後のレベルが同一である。これらのブロツク
符号は比較的短くてしかも他との識別が容易で
ある。そこで、 (2) 1、0、Eの3種類の原信号情報の一つには
単一ブロツク内で不平衡で、かつブロツクの最
初と最後のレベルが同一であるブロツク符号を
割り当てる、との点を第2の前提とする。
本発明の第1の特徴はこれらの前提に加えて、 (3) 1、0、Eの3種類の原信号情報の残りの2
種類にはいずれもブロツクの最初と最後のレベ
ルが異なり、かつブロツク内で直流平衡のブロ
ツク符号を割り当てる、 という点にある。
原信号1に“11”あるいは“00”を割り当てた
場合を例に説明する。例えば原信号が1111の場合
には(1)の条件によりブロツク符号列は11001100の
ようになり、直流平衡がとれる。問題はこのブロ
ツク符号の間に他のブロツク符号が挿入される時
である。もし原信号0に“1”あるいは“0”の
ようにブロツクの最初と最後のレベルが同一なブ
ロツク符号を割り当てると、原信号1010に対して
ブロツク符号列は110110110の様になり、直流不
平衡が発生する。これに対し、上述の(3)を条件に
残りの0とEにそれぞれブロツク符号を割り当て
るとこの様な不平衡は生じないのである。例え
ば、0を“10”あるいは“01”としたとき原信号
1010に対してブロツク符号列は11010010110100と
なる。つまり、0に対応するブロツク符号が挿入
されても、それ自身不平衡である1に対応するブ
ロツク符号は必ず逆極性の2種のモードが交互に
発生するので直流平衡がとれるのである。また、
原信号が000のとき010101のように同一モードが
連続するが、0に対するブロツク符号はもともと
直流平衡なのでこの場合も不平衡は生じない。E
に対応するブロツク符号が挿入される場合も、ま
たそれが連続する場合も全く同様のことが言え
る。
第1図cは、この第1の特徴に従う符号化方式
の例を示しており、原信号aの“1”は“11”又
は“00”に“0”は“10”又は“01”に、そして
“E”は“111000”又は“000111”に府号変換す
る例である。原信号列がどのような場合でも変換
されたブロツク符号列は直流平衡がとれたものと
なる。
本発明の第2の特徴は、上述の(1)(2)の前提に加
えて、 (3′) 1、0、Eの3種類の原信号情報の残りの
2種類にはいずれもブロツクの最初と最後のレ
ベルが異なるブロツク符号を割り当てる、 (4) その残りの2種類に対するブロツク符号のう
ちブロツク内不平衡のブロツク符号について
は、全パルスを反転させた2種類のモードの他
にそれぞれと絶対値が同じで極性が異なる直流
成分を有し、かつそれぞれと最初、最後のレベ
ルが等しいパルスの組合わせで構成されるあと
2種類の合計4種類のモードを有し、これらか
ら選択して符号化する、 との点である。例えば、原信号Eに“1110”を割
り当てるなら、その反転モードである0001、およ
び1000、0111の4種類のモード切替を行うのであ
る。もし原信号がEEのように最初のレベルが等
しいモードが連続する場合も、11101000もしくは
00010111のように極性が異なる直流成分のモード
を交互に用いることにより不平衡が生じない符号
化が可能である。
第1図dはこの第2の特徴に従う符号変換方式
の例を示し、原信号aの“1”は“11”又は
“00”に“0”は“01”又は“10”に、“E”は
“0001”又は“1110”あるいは“1000”又は
“0111”に符号変換する。この例でも原信号列が
どのような場合でも変換されたブロツク符号列は
直流平衡がとれたものとなる。
〔発明の実施例〕
以下本発明を実施例を用いて説明する。第2図
は本発明によるパルス伝送路符号化方式を実施し
た一実施例の構成図である。上記実施例の送信部
の各部波形を第3図に示す。
第2図において原信号Sはエラステイツクメモ
リ2に加えられる。これはクロツクCRT(送り側読
み出しクロツク)により“1”“0”および“E”
(空信号)として読み出される。
原信号Sに対応するクロツクCSは補正回路1
(送り側クロツク位置補正回路)に印加され、ラ
インクロツクClにより位置を補正され、書き込み
クロツクCWT(送り側書き込みクロツク)として、
原信号Sをエラステイツクメモリに書き込む時点
を決定する。この補正を行なう理由は、書き込み
と読み出しが同時に行なわれることを避けること
にある。
第2図エラステイツクメモリ2から読み出され
た“1”“0”および“E”信号は符号化回路3
において符号化される。この符号化回路において
は同時に読み出しクロツクパルスCRTも作られる。
以下、クロツク補正回路1、符号化回路3およ
びエラステイツクメモリの詳細をそれぞれ第4〜
6図を用いて説明する。
第4図は、クロツク補正回路1の一実施例であ
る。入力端子10に加えられたクロツクパルスCl
は、読み出しパルスとの重なりを避けるため一定
遅延回路11を介してアンド回路15の一方に加
えられる。一方、入力端子12に加えられた信号
クロツクパルスCSはパルス伸長器13に加えら
れ、その出力によりフリツプフロツプ14の駆動
およびゲート15のインヒビツトを行なう。パル
スの伸出を行なうのは、フリツプフロツプ14の
セツトとリセツトが極端に隣接して出ずるのを避
けるためである。フリツプフロツプ14の出力
を、微分回路(インバータ16とアンドゲート1
7を組合せたもの)に印加して書込クロツクパル
スCWTを得る。
次に第5図を用いてエラステイツクメモリ2の
動作を説明する。同図において信号パルスSは、
メモリ31〜33の順で格納され、メモリ31の
内容が読み出された場合、メモリ32の内容がう
つされメモリ33の内容はメモリ32にうつされ
る。メモリ31にすでに信号が格納されている場
合に限りメモリ32に信号が格納される。メモリ
33についても同様である。
メモリ41〜43は、メモリ31〜33に信号
が格納されているか否かを示すために用いられ
る。
以上の動作を第3図を用いて説明する。同図に
おいて波形M1′が“on”の状態ではメモリ31に
信号が格納されていることを示している。M1
その格納されている信号が“1”であるか“0”
であるかを示している。
M2′が“on”の状態になつた時は、次の信号が
到着したときに、メモリ31がすでに占有されて
おり、したがつて、その信号はメモリ32に書き
込まれることになる。その信号が“1”であるか
“0”であるかは波形M2が示している。
メモリー31から優先的に書き込んで行く操作
はゲート34〜39および45〜47を用いて下
記の如く行なわれる。
まずゲート45は、メモリ41が“OFF”で
あるとき書き込みパルスCWTを通過させるので、
メモリ41自体“on”になり、かつ、ゲート3
4および35を開いて、信号が“1”の場合、メ
モリ31をセツトし、“0”の場合はリセツトす
る。メモリ41が“on”であるということは、
すでにメモリ31が占有されているということで
あるのでゲート45は開かれない。その代りに、
メモリ42が“OFF”であればゲート46が書
き込みパルスCWTを通過させゲート36,37を
開くので、メモリ32に信号が書き込まれる。メ
モリー33についても同様である。なお、入力端
子48には第5図に示すごとく、常に“0”が印
加されているので、メモリ43の内容が、クロツ
クCRTの印加によつてメモリ42にうつされた時
には、そのクロツクCRTに同期してメモリ43に
“0”が書き込まれ、メモリ43の状態は
“OFF”となる。その結果、メモリ33が空情報
であることを示すことが出来る。
以上の如く読み込まれた信号は、ゲート51〜
53を通して読み出しクロツクCRTにより“1”
“0”“E”として読み出される。読み出しクロツ
クCRTは、第5図よりもわかるように、メモリ3
1〜33、41〜43用のシフトパルスとしても
用いられる。
次に第6図を用いて符号化回路について説明す
る。エラステイツクメモリ3より読み出された信
号“1”“0”および“E”は、符号化回路の入
力端子、61,62および63にそれぞれ加えら
れる。“1”の信号は遅延回路65により、クロ
ツク周期の2倍(2T)だけ遅延を生ずる。“0”
はTおよび2T遅れた2本のパルスとなる。“E”
は3Tおよ6T遅れた2本のパルスとなる。これら
をオアゲート70で合成したものが第3図の波形
Stであり、この波形でトリガ形フリツプフロツプ
71を駆動すると符号化された波形Slが得られ
る。
なお、遅延回路65,67および69の出力
を、オアゲート72で合成したものが第3図の読
み出しクロツクパルスCRTであり、これは前述の
如く、エラステイツクメモリの読み出しパルスと
して用いられる。
すなわち、“1”及び“0”は、2ビツトで符
号化されるため、第3図に示す“1”、“0”のパ
ルス信号がそれぞれ端子61,62から入力され
た後、2タイムスロツト分遅延してオアゲート7
2に入力され、同図に示すCRTが生成される。同
様に、“E”のパルス信号は6タイムスロツト遅
延してオアゲート72に入力されるため、同図に
示すCRTが生成される。また、“1”、“0”のパル
ス信号を2タイムスロツト分遅延させてCRTを生
成する理由は、“1”、“0”は2ビツトに符号化
されるため、エラステイツクメモリ2から読み出
された後、2タイムスロツト分時間をおいてか
ら、次の信号の読み出しをする必要があるからで
ある。“E”についても同様の理由による。尚、
第3図のCRTのうち最初に生じているパルス信号
は、時間的に更に前の“0”、“1”、“E”何れか
の信号(図示略)によつて生じたものである。
以上第2図の送信部について説明した。この送
信部においては、非同期の信号Sを伝送路のクロ
ツクレートに同期した、かつ直流平衡のとれた信
号Slとして送出する。これは伝送路5を経由し
て、受信部に到着する。
次に受信部の動作を説明する。伝送路5を経て
受信された信号は再生中継器101においてパル
ス再生される。この再生中継器からは、再生され
た信号102とクロツクパルス103が、復合回
路104に供給される。以下の動作を第7図を用
いて説明する。
第7図eは再生されたパルス列(第3図Slと同
じ)であり、これは後述の如く復号器104によ
り、第7図iのように復号される。ただしiの波
形には空信号も復号された形で含まれている(矢
印で示した区間)。したがつてこの区間を除去す
る必要がある。このために空信号E検出信号jが
用いられる。これは再生パルス列eの斜線の部分
より検出され、これにより波形k,lの斜線の部
分を消去する。波形kにおいてパルスが“on”
の部分は信号“1”が存在することを示し、波形
lにおいてパルスが“on”の部分は信号“0”
が存在することを示す。波形kおよびlが“off”
になつている区間は空信号であることを示してい
る。
次にこのkおよびlをエラステイツクメモリ1
05に読み込むわけであるが、空信号Eは読み込
まれない。一方、周波数引込回路106において
原信号のクロツクCSと同じ繰返し周波数を有する
クロツクパルスCRRを発生する。これはk及びl
の論理和CWR′を周波数引込回路106に入力し、
その単位時間あたりのパルス数をカウントしその
カウントが読み出しクロツクパルスCRRのカウン
ト数に等しくなるように発振器の周波数をコント
ロールしてやればよい。クロツク補正回路107
においては、書き込みパルスCWRと読み出しパル
スCRRが同時に発生しないように、パルス補正回
路1と同じ働きをする。このために供給される補
助クロツクパルスCRR′は、読み出しクロツクパル
スCRRの整数倍の繰返し周期を持つように設定さ
れている。
再生中継器101および周波数引込み回路10
6については従来の技術がそのまま使用できるこ
とは明らかであり、エラステイツクメモリ105
は、エラステイツクメモリ2と同じもの、パルス
補正回路107はパルス補正回路1と同じもので
あるので、ここでは復号回路104およびその動
作について詳細に述べるにとどめる。
復号器の一実施例を第8図に示す。入力端子1
20に印加された再生信号(第7図e)は、それ
がパルス繰返し周期の1/2の遅延時間(T/2)
を有する遅延線121を経たものとゲート122
において排他的論理和をとられ、第7図fの波形
を発生する。この波形およびこれを反転したもの
はそれぞれシフトレジスタ123および124に
加えられるが、このシフトレジスタは、ワード同
期のとれたクロツクパルス(第7図g:その発生
方法については後述する)によつて駆動されるの
で、シフトレジスタ123の初段の波形は第7図
hの如くなる。この波形は前述の如く空信号を含
んでいるのでこれを除去する必要がある。このた
めに空信号検出回路125を用いる。この回路は
遅延時間T/2の遅延回路126を6ケ用いその
出力および出力をインバータ127によつて極性
反転したものを論理積ゲート128および論理和
ゲート129で論理演算し、第7図aの斜線部分
を検出し、検出パルス(第7図j)を得るもので
ある。遅延回路の数が1個余分になつているの
は、検出パルスの時間を調整するためである。
この検出パルスでシフトレジスタ123〜12
4をリセツトすることにより第7図(K)および(l)に
斜線で示した如く、空信号部分を除去することが
できる。この波形はD形フリツプフロツプ132
の出力である。第2図の復号器104のエラステ
イツクメモリ105に加えられている出力は第8
図出力端子134の出力が加えられている。これ
が、エラステイツクメモリに読み込むためには図
には示されていないが出力端子133および13
4の出力すなわち波形kおよびl(第7図)を結
合したものとクロツクパルスClとの論理積をとつ
たものCWR′を用いる。これを周波数引込み回路
の出力CRR(第7図i)で読み出し、第7図nの波
形を復元する。
ここでシフトレジスタ123〜124およびD
形フリツプフロツプ132を駆動するクロツクパ
ルス135(第7図g)のワード同期について説
明する。このクロツクパルスは、原クロツクパル
ス130をトリガ形フリツプフロツプ132によ
つて分周することにより得られるが、分周の位相
は、空信号検出パルス(第7図f)の立下りによ
り、トリガーフリツプフロツプ131をリセツト
することにより定められる。第7図においては、
分周されたクロツク(第7図g)は、空信号検出
パルス(第7図j)の立下り時点で“off”にな
つているので正常な位相であり、位相調整は行な
われず、ワード同期がとれていることがわかる。
〔発明の効果〕
以上述べた如く本発明によれば、非同期の信号
を同期化する過程において、直流平衡のとれた符
号を発生することが出来るため、これをそのまま
伝送路に送出出来る。すなわち、同期化と線路符
号化を同時に実現できるため、非同期信号の同期
化伝送あるいは同期化多重伝送をフレキシプルで
効率よく行なうために実用上その効果が大きい。
【図面の簡単な説明】
第1図は本発明の原理説明図のための波形図、
第2図は本発明の一実施例の構成ブロツク図、第
3図はその送信側の原理説明図のための波形図、
第4〜6図はいずれも本発明の実施例の送信側各
ブロツクの構成図、第7図は本発明による実施例
の受信側の原理説明図のための波形図、第8図は
本発明の実施例における受信側復号回路の構成図
である。 1,107…パルス補正回路、2,105…エ
ラステイツクメモリ、3…符号化回路、101…
再生中継器、104…復号回路、106…周波数
引込回路。

Claims (1)

  1. 【特許請求の範囲】 1 伝送路クロツクと独立したデータ周期をもつ
    非同期入力信号パルス列を、高・低のレベルをも
    つパルスの組合せで構成される3種のブロツク符
    号“1”、“0”および空信号“E”に符号化する
    ことにより伝送路クロツクに同期化して伝送する
    ためのパルス伝送路符号化方式であり、前記3種
    のブロツク符号の各々はブロツク内全パルスのレ
    ベルを反転させた2種のモードを有し、ブロツク
    符号とブロツク符号の境界点には必ずレベルの変
    化点を生じるようにそれぞれ2種のモードの一方
    を選択して符号化するパルス伝送路符号化方式に
    おいて、前記3種のブロツク符号の一つとして単
    一ブロツク内の最初と最後のレベルが同一でかつ
    単一ブロツク内で直流不平衡であるブロツク符号
    を生成し、残りの2種のブロツク符号としてはい
    ずれも単一ブロツク内のの最初と最後のレベルが
    高・低異なりかつ単一ブロツク内で直流平衡がと
    れたパルスの組合せで構成されるブロツク符号を
    生成することを特徴とするパルス伝送路符号化方
    式。 2 伝送路クロツクと独立したデータ周期をもつ
    非同期入力信号パルス列を、高・低のレベルをも
    つパルスの組合せで構成される3種のブロツク符
    号“1”、“0”および空信号“E”に符号化する
    ことにより伝送路クロツクに同期化して伝送する
    ためのパルス伝送路符号化方式であり、前記3種
    のブロツク符号の各々はクロツク内全パルスのレ
    ベルを反転させた2種のモードを有し、ブロツク
    符号とブロツク符号の境界点には必ずレベルの変
    化点を生じるようにそれぞれ2種のモードの一方
    を選択して符号化するパルス伝送路符号化方式に
    おいて、前記3種のブロツク符号の一つとして単
    一ブロツク内の最初と最後のレベルが同一でかつ
    単一ブロツク内で直流不平衡であるブロツク符号
    を生成し、残りの2種のブロツク符号としてはい
    ずれも単一ブロツク内の最初と最後のレベルが
    高・低異なるブロツク符号を生成し、さらに前記
    残りの2種のブロツク符号のうち単一ブロツク内
    で直流不平衡なパルスの組合せで構成されるブロ
    ツク符号については全パルスのレベルを反転させ
    た2種のモードのほかにその2種のモードのそれ
    ぞれと絶対値が同じで極性が異なる直流成分を有
    し、かつそれぞれと単一ブロツク内の最初と最後
    のレベルが等しいパルスの組合せで構成されるあ
    と2種のモードの合計4種のモードを有し、該4
    種のモードの中から選択して符号化することを特
    徴とするパルス伝送路符号化方式。
JP17322082A 1982-10-04 1982-10-04 パルス伝送路符号化方式 Granted JPS5963846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17322082A JPS5963846A (ja) 1982-10-04 1982-10-04 パルス伝送路符号化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17322082A JPS5963846A (ja) 1982-10-04 1982-10-04 パルス伝送路符号化方式

Publications (2)

Publication Number Publication Date
JPS5963846A JPS5963846A (ja) 1984-04-11
JPH054866B2 true JPH054866B2 (ja) 1993-01-21

Family

ID=15956354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17322082A Granted JPS5963846A (ja) 1982-10-04 1982-10-04 パルス伝送路符号化方式

Country Status (1)

Country Link
JP (1) JPS5963846A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345111A (en) * 1976-10-06 1978-04-22 Hitachi Ltd Code transmission system

Also Published As

Publication number Publication date
JPS5963846A (ja) 1984-04-11

Similar Documents

Publication Publication Date Title
US4267595A (en) AMI Decoder apparatus
JPH0343813B2 (ja)
US4325053A (en) Method and a circuit for decoding a C.M.I. encoded binary signal
JPH069346B2 (ja) 同期伝送のための周波数変換方法
US5245635A (en) Clock recovery circuit for Manchester encoded data
JPH054866B2 (ja)
US5101198A (en) Method and device for the transmission of data between stations of a communications network, in particular for motor vehicles
RU2168270C2 (ru) Способ кодирования цифровых сигналов и устройство для его осуществления
JP3043067B2 (ja) 2進信号のバンド幅の制限方法および装置
US4034404A (en) Signal combining system for binary pulse signals
JPS6361812B2 (ja)
US4612508A (en) Modified Miller data demodulator
JPS6222293B2 (ja)
JPS5947504B2 (ja) デイジタル伝送方式
JPS6016147B2 (ja) パルス伝送方式
JPS5821964A (ja) フアクシミリ通信方式
AU633980B2 (en) Improved decoder circuit
JP3061975B2 (ja) シリアル伝送方法
JPH0562851B2 (ja)
JPH0123016B2 (ja)
JPH0152955B2 (ja)
JPS5830251A (ja) デイジタル信号伝送方式
JPS63234454A (ja) 複号化用標本化クロツク再生方式
JPH0345948B2 (ja)
JPS6124868B2 (ja)