JPH0550834U - 微小可変遅延回路 - Google Patents

Abstract

(57)【要約】 【目的】 高い遅延精度が得られ、かつ温度変化に対し
て安定である。 【構成】 遅延段２１₁ 〜２１_n が縦続的に接続され、
各遅延段は、前段よりの信号を、バッファ２２により論
理レベルとして後段へ出力し、そのバッファ２２の入力
側は複数のＭＯＳスイッチ２３₁ 〜２３_m の直列回路を
通じて接地され、その各隣接ＭＯＳスイッチの接続も接
地されている。ＭＯＳスイッチ２３₁ 〜２３_m 中のバッ
ファ２２からオンとされている数分だけ、ＭＯＳスイッ
チのオン時の負荷容量がバッファ２２の入力側にぶら下
り、そのオンの数が多い程、バッファ２２の出力の遅延
量は大きくなる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は例えば、ｎＳやμＳオーダの微小遅延を与え、かつその遅延量を変 化させることができる微小可変遅延回路に関する。

【０００２】

【従来の技術】

図３に従来の微小可変遅延回路を示す。複数の遅延段１１₁ 〜１１_n が縦続接 続され、その各遅延段１１_i （ｉ＝１，２，…ｎ）は、入力信号を直通する通路 １２と遅延素子１３を通じる通路とに分岐し、マルチプレクサ１４でその一方の 出力を選択して出力する。

【０００３】 遅延段１１₁ 〜１１_n 中の各マルチプレクサ１４の制御状態に応じて、この可 変遅延回路の入力端子１５と出力端子１６との間に得られる各種の通路により、 入力端子１５に入力された信号が出力端子１６に得られる遅延量が異なったもの となる。この多数の通路中から、目的とする遅延量に応じて、制御回路１７によ り各遅延段１１_i のマルチプレクサ１４を制御して目的とする遅延量を得る。

【０００４】 一般に遅延素子１３は信号がゲートを通過する伝搬遅延Ｔ_pdを利用してゲート アレイにより作られる。

【０００５】

【考案が解決しようとする課題】

従来の微小可変遅延回路はゲートアレイにより作られ、その伝搬遅延Ｔ_pdを利 用しているが、この遅延量を調整することは困難であり、また周囲温度の変化、 電源電圧の変動などにより伝搬遅延Ｔ_pdが変動するため、遅延量の変化ステップ 量を例えば２０ｐＳ程度と小さくすることは困難であり、遅延ステップ量は１０ ０ｎＳや２００ｎＳと比較的長く、遅延量を微細に設定することはできなかった 。また不要な通路を多く設け、各マルチプレクサ１４においても遅延が生じるた め、精度を高くする程、固定遅延部分が長くなる。

【０００６】

【課題を解決するための手段】

この考案によれば論理レベルを出力するバッファの入力側が複数のＭＯＳスイ ッチを通じて接地され、設定遅延量に応じて複数のＭＯＳスイッチ中のオンとさ れる数が変更される。

【０００７】

【実施例】

図１Ａにこの考案の実施例を示す。この例では入力端子１５と出力端子１６と の間に複数の遅延段２１₁ 〜２１_n が縦続接続される。各遅延段２１_i （ｉ＝１ ，２，…ｎ）には前段よりの信号を受信して後段に論理レベルで出力するバッフ ァ２２が設けられ、そのバッファ２２の入力側は複数のＭＯＳスイッチ２３₁ 〜 ２３_m を通じて接地される。この例ではＭＯＳスイッチ２３₁ 〜２３_m は直列に 接続され、その１端はバッファ２２の入力側に接続され、他端が接地され、各隣 接ＭＯＳスイッチ２３の接続点がそれぞれ接地される。

【０００８】 各遅延段２１_i の各ＭＯＳスイッチ２３₁ 〜２３_m は制御回路２４により各別 にオン、オフ制御され、設定遅延量に応じてオンとされるＭＯＳスイッチの数が 設定される。 遅延段２１₁ において例えばＭＯＳスイッチ２３₁ ，２３₂ のみがオンとされ 、他のＭＯＳスイッチがオフとされた場合は、ＭＯＳスイッチ２３₁ ，２３₂ の 各オン時の負荷容量をＣ_1n，Ｃ_2n，ＭＯＳスイッチ２３₃ のオフ時の負荷容量を Ｃ_3f、ＭＯＳスイッチ２３₁ ，２３₂ の各ゲート入力負荷容量をＣ_1g，Ｃ_2gとす ると等価回路は図２Ａに示すようになる。ここでＣ_3f＜Ｃ_1n，Ｃ_2n，Ｃ_1g，Ｃ_2g である。このように容量Ｃ_1n，Ｃ_2n，Ｃ_1g，Ｃ_2g，Ｃ_f の並列接続を通じてバッ ファ２２の入力側が接地される。

【０００９】 従って図１Ｂに示すように遅延段２１₁ に入力された入力信号２５は、バッフ ァ２２の入力側にぶらさがった容量Ｃ_1n，Ｃ_2n，Ｃ_1g，Ｃ_2g，Ｃ_f により点線２ ６に示すように、立上り、立下りがなだらかになり、バッファ２２の出力信号は 点線２７のようになる。 一方、ＭＯＳスイッチ２３₁ がオフ、その他のＭＯＳスイッチがオフか又はオ ンの場合は、遅延段２１₁ の等価回路は図２Ｂに示すように、バッファ２２の入 力側に、ＭＯＳスイッチ２３₁ のオフ時の負荷容量Ｃ_1fのみがぶら下った状態と なり、この容量Ｃ_1fは小さいから、これによる入力信号２５の波形のなまりはご くわずかであって、出力信号は図１Ｂの実線２８のようになる。この実線２８の 出力が、入力信号２５に対する遅れの最小であり、点線２７の出力は実線２８の 出力よりΔｔだけ遅延している。

【００１０】 ＭＯＳスイッチ２３₁ ，２３₃ がオン、ＭＯＳスイッチ２３₂ がオフ、その他 のＭＯＳスイッチはオン又はオフの場合は、図２Ｃに示すようにＭＯＳスイッチ ２３₁ のオン時の負荷容量Ｃ_1n、そのゲート入力負荷容量Ｃ_1g、ＭＯＳスイッチ ２３₂ のオフ時の負荷容量Ｃ_2fがバッファ２２にぶら下った状態になる。この時 の出力信号の遅延は図１Ｂの実線２８の出力より大きく、点線２７の出力より小 さくなる。

【００１１】 このようにＭＯＳスイッチ２３₁ 〜２３_m に対しバッファ２２側から、オンす る数を多くする程、遅延段２１₁ における出力信号の入力信号に対する遅延量が 大きくなる。他の遅延段２１₂ 〜２１_n も同様に動作する。従って遅延段２１₁ 〜２１_n の各ＭＯＳスイッチ２３₁ 〜２３_m を制御回路２４により選択的に制御 することにより、入力端子１５と出力端子１６との間に各種の遅延量を得ること ができる。

【００１２】

【考案の効果】

以上述べたようにこの考案によればバッファ２２の入力にぶら下るＭＯＳスイ ッチのオン負荷容量の数により、遅延量を制御しているため、従来の遅延回路と 同程度のデバイスで構成した場合は遅延ステップを従来は１００ｐＳ程度にしか することができない所を、この考案では２０ｐＳ程度とすることができ、高精度 の遅延を行うことができる。

【００１３】 ＭＯＳスイッチの負荷容量は温度変化により変動が、ゲートの伝搬遅延Ｔ_pdの 温度変動より２桁以上小さいから、設定遅延量が温度変動の影響を受け難い。 この考案では通路の切替えを行うものでないから、固定遅延はほぼゼロである 。

【図面の簡単な説明】

【図１】Ａはこの考案の実施例を示す回路図、Ｂはその
動作を説明するための波形図である。

【図２】図１Ａの動作を説明するための等価回路を示す
図。

【図３】従来の微小可変遅延回路を示すブロック図。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 論理レベルを出力するバッファと、 そのバッファの入力側と接地との間に接続された複数の
   ＭＯＳスイッチと、 を有し、設定遅延量に応じて上記ＭＯＳスイッチ中のオ
   ンとされる数が変更されるようにしてなる微小可変遅延
   回路。