JPH0553312B2 - - Google Patents

Info

Publication number
JPH0553312B2
JPH0553312B2 JP62120913A JP12091387A JPH0553312B2 JP H0553312 B2 JPH0553312 B2 JP H0553312B2 JP 62120913 A JP62120913 A JP 62120913A JP 12091387 A JP12091387 A JP 12091387A JP H0553312 B2 JPH0553312 B2 JP H0553312B2
Authority
JP
Japan
Prior art keywords
glass layer
laminate
electrodes
forming
porous glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62120913A
Other languages
English (en)
Other versions
JPS63285982A (ja
Inventor
Takashi Kawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP62120913A priority Critical patent/JPS63285982A/ja
Publication of JPS63285982A publication Critical patent/JPS63285982A/ja
Publication of JPH0553312B2 publication Critical patent/JPH0553312B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、微小位置決め素子、流体制御バル
ブ、ロボツト等に用いて好適な積層型セラミツク
アクチユエータに関し、更に詳しくは内部電極の
取出し方法に関するものである。
<従来の技術> 第11図は従来用いられている積層型セラミツ
クアクチユエータを示すもので、aはセラミツク
シートの斜視図、bはセラミツクシートを積層し
電極リードを形成した状態を示す断面図、cはセ
ラミツクアクチユエータに電源を接続した状態を
示す斜視図である。図aにおいて、1は矩形状の
セラミツクシートであり、圧電セラミツク材料の
仮焼粉末に適量のバインダー、可塑剤、分散剤を
添加し、有機溶剤中で混合し、薄膜状(厚さ0.1
mm温度)に乾燥したものである。2はセラミツク
シート1の片面(または両面)に形成された厚さ
数μm程度の内部電極である。図bは上記セラミ
ツクシートを積層し所望の枚数(例えば100枚)
を重ねて加熱成型した後焼成して一体化し、側面
に露出した内部電極を両側面から絶縁部材10,
10aで交互に覆い、この絶縁部材を含む積層体
9の側面に例えば銀ペースト等で外部電極3,4
を形成している。図cは上記の積層体9に電源6
からリード線5を介して電圧を印加した状態を示
すもので、セラミツクシートのそれぞれの表裏か
ら電圧が印加され、積層体(アクチユエータ)9
が電源6から印加される電圧の強さに応じて伸縮
するようになつている。
<発明が解決しようとする問題点> ところで、上記従来技術において絶縁部材1
0,10aの形成に際しては、積層面に露出した
内部電極に対して一つおきに窓が開いたマスクを
用いてスクリーン印刷等で絶縁部材を塗布してい
るが、セラミツクシートの一枚の厚さが薄いこと
と相俟つて例えば積層体を構成するセラミツクシ
ートのロツトに厚さのバラツキがあつた場合、マ
スクの位置がずれ絶縁不良になるという問題があ
り、また、大量に生産する場合には生産性が悪い
という問題がある。
本発明は上記従来技術の問題点に鑑みて成され
たもので、大量生産に適したセラミツクアクチユ
エータの電極形成方法を提供することを目的とす
る。
<問題点を解決するための手段> 上記問題点を解決するための本発明の構成は、
シート状の圧電セラミツクの少なくとも一方の面
に内部電極を形成し、このシートを複数枚積層
し、外部電極を介して前記内部電極のそれぞれに
電界を印加して駆動させるセラミツクアクチユエ
ータの電極形成方法において、 (a) 前記内部電極は矩形状に形成されたシートの
一辺に沿つた小面積を除いて形成するとともに
前記シートの電極が形成されない小面積の部分
を交互に180°回転させた状態で積層する工程。
(b) 前記積層体のすべての内部電極が露出した一
方の側面にガラスペーストを形成した後、その
ペーストが多孔質ガラス層を形成するように焼
成する工程。
(c) 前記小面積の内部電極を形成しない部分が交
互に配置された側面の少なくとも一方に帯状に
導電体を形成し、一方の導電体部分と前記多孔
質ガラス層を形成した部分を除いて絶縁体を形
成する工程。
(d) 前記積層体に電気めつきを行つて前記多孔質
ガラス層を通してめつき材を前記内部電極に付
着させ、前記多孔質ガラス層の表面に露出する
まで成長させる工程。
(e) 前記積層体を加熱し、めつきを付着させた多
孔質ガラス層を緻密化ガラスにする工程。
(f) 前記積層体の他方の長辺側面に前記b〜eの
工程と同様な工程でガラスペーストを形成し、
多孔質ガラス層に焼成し、めつき加工を行つて
緻密化ガラス層にする工程。
(g) 前記両長辺側面のほぼ全面に外部電極を形成
する工程。
(h) 前記積層体を複数個に切断する工程。
により電極を形成したことを特徴とするものであ
る。
<実施例> 以下、本発明の一実施例を図面に基づいて説明
する。なお、従来技術と同一要素には同一符号を
付してある。
第1図〜第6図は本発明のセラミツクアクチユ
エータの製作工程の概略を示す図である。第1図
は第1の工程で、図aはセラミツクシートの形状
と内部電極の形成状態を示している。本例におい
ては長方形状のセラミツクシートの一方の短辺の
縁に沿つた小面積2′部を残して内部電極2が形
成されている。図bは図aに示すセラミツクシー
トを一枚おきに180°回転させて積層した積層体9
の側面図である。長方形の長辺側面には電極がす
べて露出しており、短辺は内部電極が交互に露出
した状態を示している。
第2図は第2の工程を示し、積層体9の長辺側
面の一方の側(図では前面)のほぼ全面にガラス
ペースト20を印刷した状態を示し、このガラス
ペースト20を印刷した状態の積層体9を500℃
程度で加熱する。この加熱によりガラス層は第7
図に拡大断面図で示すような多孔質ガラス層20
1となる。
第3図は第3の工程を示し、積層体9の短辺側
面に露出した内部電極に接するように導電体2
1,21aを形成し、多孔質のガラス層201を
形成しない(裏面の)長辺側に絶縁体(図示せ
ず)を形成する。なお、この絶縁体は多孔質ガラ
ス層201および一方の短辺側面(例えば21の
導電体)のみを残して他の全面に形成してもよ
い。
第4図は第4の工程を示し、積層体9の内部電
極にめつきを施している状態を示している。図に
おいて22はめつき層、23はめつき液、24は
電源である。このめつき工程では第8図に積層体
の多孔質ガラス層201を拡大した断面図で示す
ように、めつきが多孔質ガラス層201の外側に
析出するまで行う。この場合内部電極2は交互に
導電体21に接しているので、一枚おきにめつき
される。
第5図は積層体9の多孔質ガラス層にめつきが
一枚おきに析出した状態を示している。第5の工
程ではこの状態の積層体を850℃程度に加熱する。
その結果、第9図に示すように多孔質ガラス層は
凝縮して緻密化ガラス層202となるので、めつ
き部分の結合度が良好になるとともに隣接する内
部電極との絶縁性も向上する。
次に第3の工程で形成した絶縁体を除去し、他
方の長辺側面(すなわち、めつきを施した部分の
反対側)側に第2の工程と同様にガラスペースト
を印刷し、以下同様の工程により第5の工程まで
を実施してめつきを行い多孔質ガラス層を緻密化
ガラス層にする。ただし、めつきの際の絶縁体
(図示せず)は導電体21aで示す側および今回
めつきを施す側を除いて形成する。
上記工程により積層体9の両長辺側面に一枚お
きに、かつ、交互に電極を形成することが出来
る。
第6図は第6の工程を示し、この積層体9の両
長辺側面に銀ペースト等で外部電極3,4を印刷
し焼成後所定の長さに切断し複数の積層体9aを
得る。第10図は切断後の積層体)9aを示すも
ので、矢印イで示す箇所とロで示す箇所の内部電
極が一枚おきに外部電極3,4に接続している状
態を示している。
なお、本実施例においては外部電極の材質を銀
ペーストとしたがこの材料に限るものではなく他
の同様な性質を有するものであればよい。また、
積層体の形状も本実施例に限るものではない。ま
た、第3の工程で形成する導電体21aは他方の
長辺側面にめつきを施す直前に形成してもよい。
<発明の効果> 以上、実施例とともに具体的に説明したように
本発明によれば、マスクを用いてスクリーン印刷
等により絶縁部材を塗布しないので、セラミツク
シートのロツトに厚さのバラツキがあつても位置
ずれによる絶縁不良がなく、また、はじめに積層
体を大きく形成しておいて、外部電極形成後切断
するので大量生産が可能である。さらに、外部電
極との接合部はめつきされた金属が内部電極より
広がつているので接続が確実になるという効果が
ある。
【図面の簡単な説明】
第1図〜第10図は本発明のセラミツクアクチ
ユエータの製作工程例を示す説明図、第11図は
従来例を示す説明図である。 1……セラミツクシート、2……内部電極、2
1,21a……導電体、9,9a……積層体、2
0……ガラスペースト、201……多孔質ガラス
質、202……緻密化ガラス層。

Claims (1)

  1. 【特許請求の範囲】 1 シート状の圧電セラミツクの少なくとも一方
    の面に内部電極を形成し、このシートを複数枚積
    層し、外部電極を介して前記内部電極のそれぞれ
    に電界を印加して駆動させるセラミツクアクチユ
    エータの電極形成方法において、 (a) 前記内部電極は矩形状に形成されたシートの
    一辺に沿つた小面積を除いて形成するとともに
    前記シートの内部電極を形成しない少面積の部
    分を交互に180°回転させた状態で積層する工
    程。 (b) 前記積層体のすべての内部電極が露出した一
    方の側面にガラスペーストを形成した後、その
    ペーストが多孔質ガラス層を形成するように焼
    成する工程。 (c) 前記小面積の内部電極を形成しない部分が交
    互に配置された側面の少なくとも一方に帯状に
    導電体を形成し、その一方の導電体と前記多孔
    質ガラス層を形成した部分を除いて絶縁体を形
    成する工程。 (d) 前記積層体に電気めつきを行つて前記多孔質
    ガラス層を通してめつき材を前記内部電極に付
    着させ、前記多孔質ガラス層の表面に露出する
    まで成長させる工程。 (e) 前記積層体を加熱し、めつきを付着させた前
    記多孔質ガラス層を緻密化ガラス層にする工
    程。 (f) 前記積層体の他方の長辺側面に前記b〜eの
    工程と同様な工程でガラスペーストを形成し、
    多孔質ガラス層に焼成し、めつき加工を行つて
    緻密化ガラス層にする工程。 (g) 前記両長辺側面のほぼ全面に外部電極を形成
    する工程。 (h) 前記積層体を複数個に切断する工程。 により電極を形成したことを特徴とするセラミツ
    クアクチユエータの電極形成方法。
JP62120913A 1987-05-18 1987-05-18 セラミックアクチュエ−タの電極形成方法 Granted JPS63285982A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62120913A JPS63285982A (ja) 1987-05-18 1987-05-18 セラミックアクチュエ−タの電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62120913A JPS63285982A (ja) 1987-05-18 1987-05-18 セラミックアクチュエ−タの電極形成方法

Publications (2)

Publication Number Publication Date
JPS63285982A JPS63285982A (ja) 1988-11-22
JPH0553312B2 true JPH0553312B2 (ja) 1993-08-09

Family

ID=14798093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62120913A Granted JPS63285982A (ja) 1987-05-18 1987-05-18 セラミックアクチュエ−タの電極形成方法

Country Status (1)

Country Link
JP (1) JPS63285982A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557682Y2 (ja) * 1990-06-15 1997-12-10 株式会社村田製作所 圧電部品
WO2005029602A1 (ja) 2003-09-24 2005-03-31 Kyocera Corporation 積層型圧電素子

Also Published As

Publication number Publication date
JPS63285982A (ja) 1988-11-22

Similar Documents

Publication Publication Date Title
JPH04253382A (ja) 電歪効果素子
US5120377A (en) Method of manufacturing laminated ceramic material
JPH0553312B2 (ja)
JPH09153649A (ja) 積層型圧電素子の製造方法
JPS62211974A (ja) 積層型圧電素子およびその製造方法
JPH04199755A (ja) 積層熱電素子
JPS59115579A (ja) 電歪効果素子およびその製造方法
JP5444593B2 (ja) 積層型圧電素子
JP2000332312A (ja) 積層型圧電セラミック部品の製造方法
JP2007019420A (ja) 積層型圧電素子
JPH02132870A (ja) 積層圧電素子
JPS6384174A (ja) 電歪効果素子の製造方法
JPH0923030A (ja) 積層型圧電素子の製造方法
JPH0534122Y2 (ja)
JPH0145994B2 (ja)
JP4373904B2 (ja) 積層型圧電素子
JPH06283776A (ja) 積層型圧電素子
JPH06237025A (ja) 積層型圧電素子
JPH04237172A (ja) 電歪効果素子
JPH03156986A (ja) 積層型圧電素子の製造方法
JPH02229403A (ja) 抵抗アレーの製造方法
JPS6225475A (ja) 電歪効果素子およびその製造方法
JPH10190083A (ja) 積層型圧電アクチュエータ
JPH04206668A (ja) 積層型圧電素子およびその製造方法
JPH03136384A (ja) 電歪効果素子