JPH0554139B2 - - Google Patents
Info
- Publication number
- JPH0554139B2 JPH0554139B2 JP58105823A JP10582383A JPH0554139B2 JP H0554139 B2 JPH0554139 B2 JP H0554139B2 JP 58105823 A JP58105823 A JP 58105823A JP 10582383 A JP10582383 A JP 10582383A JP H0554139 B2 JPH0554139 B2 JP H0554139B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- determination
- information
- storage means
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
この発明は半導体集積回路装置とその検査方法
に関するもので、例えば１チツプマイクロコンピ
ユータとその検査方法に有効な技術に関するもの
である。
に関するもので、例えば１チツプマイクロコンピ
ユータとその検査方法に有効な技術に関するもの
である。
１チツプのマイクロコンピユータのようにプロ
グラムに従つて情報処理を行う半導体集積回路装
置には、次に述べるような機能を付加することが
考えられる。すなわち、主として上記半導体集積
回路装置の検査のために、プログラムが書込まれ
たROMの内容を外部に出力するような機能を上
記半導体集積回路装置に持たせることが考えられ
る。このため、プログラムの内容を知られたくな
い第３者に上記機能を利用して読み出されてしま
うという欠点が生じる。
グラムに従つて情報処理を行う半導体集積回路装
置には、次に述べるような機能を付加することが
考えられる。すなわち、主として上記半導体集積
回路装置の検査のために、プログラムが書込まれ
たROMの内容を外部に出力するような機能を上
記半導体集積回路装置に持たせることが考えられ
る。このため、プログラムの内容を知られたくな
い第３者に上記機能を利用して読み出されてしま
うという欠点が生じる。
上記プログラムの機密保護のために、例えば、
特定のキーワードを設けておいて、そのキーワー
ドを入力しない限り、上記読み出し機能が作動し
ないようにすることが考えられる。しかし、上記
キーワードは、ビツト列の組み合わせだけ繰り返
してアクセスすることにより、比較的簡単にキー
ワードを知られてしまうものである。
特定のキーワードを設けておいて、そのキーワー
ドを入力しない限り、上記読み出し機能が作動し
ないようにすることが考えられる。しかし、上記
キーワードは、ビツト列の組み合わせだけ繰り返
してアクセスすることにより、比較的簡単にキー
ワードを知られてしまうものである。
そこで、本願発明者は、プログラムROMの内
容を一切外部に出力できないようにした半導体集
積回路装置を考えた。しかし、このままでは
ROMに書込まれたプログラムの検査が不能とな
るので、そのための新な検査方法を開発するに至
つたのである。
容を一切外部に出力できないようにした半導体集
積回路装置を考えた。しかし、このままでは
ROMに書込まれたプログラムの検査が不能とな
るので、そのための新な検査方法を開発するに至
つたのである。
この発明の目的は、プログラムROMの機密保
護の強化を行つた半導体集積回路装置を提供する
ことにある。
護の強化を行つた半導体集積回路装置を提供する
ことにある。
この発明の他の目的は、プログラムROMの内
容の読み出し機能を持たない半導体集積回路装置
の検査方法を提供することにある。
容の読み出し機能を持たない半導体集積回路装置
の検査方法を提供することにある。
この発明の前記ならびにその他の目的と新規な
特徴は、この明細書の記述及び添付図面から明ら
かになるであろう。
特徴は、この明細書の記述及び添付図面から明ら
かになるであろう。
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記の通りであ
る。すなわち、チツプの外部へ読出し禁止された
被検査用プログラムを検査するための検査用プロ
グラムを起動することにより、プログラムROM
から所定の手順にしたがつて読出した被検査用プ
ログラムの単位命令と外部から取り込んだ所定の
情報とが一致するか否かの第１の判定と、前記比
較される被検査用プログラムの単位命令が最終命
令であるか否かの第２の判定とを、前記第１の判
定において不一致の判定結果を得る状態と前記第
２の判定において最終命令である判定結果を得る
状態のうち先に何れか一方の状態を得るまで継続
し、前記第１の判定において不一致の判定結果を
得たときは第１の情報を内蔵記憶手段に書き込ん
で検査用プログラムによる検査の実行を終了し、
前記第２の判定において最終命令である判定結果
を得たときは第２の情報を内蔵記憶手段に書き込
んで検査用プログラムによる検査の実行を終了す
ることにより、被検査用プログラムの良否判定を
実現しつつ、被検査用プログラムの機密保持の強
化を達成するものである。
のの概要を簡単に説明すれば、下記の通りであ
る。すなわち、チツプの外部へ読出し禁止された
被検査用プログラムを検査するための検査用プロ
グラムを起動することにより、プログラムROM
から所定の手順にしたがつて読出した被検査用プ
ログラムの単位命令と外部から取り込んだ所定の
情報とが一致するか否かの第１の判定と、前記比
較される被検査用プログラムの単位命令が最終命
令であるか否かの第２の判定とを、前記第１の判
定において不一致の判定結果を得る状態と前記第
２の判定において最終命令である判定結果を得る
状態のうち先に何れか一方の状態を得るまで継続
し、前記第１の判定において不一致の判定結果を
得たときは第１の情報を内蔵記憶手段に書き込ん
で検査用プログラムによる検査の実行を終了し、
前記第２の判定において最終命令である判定結果
を得たときは第２の情報を内蔵記憶手段に書き込
んで検査用プログラムによる検査の実行を終了す
ることにより、被検査用プログラムの良否判定を
実現しつつ、被検査用プログラムの機密保持の強
化を達成するものである。
第１図には、上記実施例に用いられる１チツプ
マイクロコンピユータμCOMの一実施例のプログ
ラム図が示されている。
マイクロコンピユータμCOMの一実施例のプログ
ラム図が示されている。
同図において、破線で囲まれた部分の各回路ブ
ロツクは、全体として１チツプマイクロコンピユ
ータμCOMを構成しており、公知の半導体集積回
路を製造技術によつてシリコンのような１個の半
導体基板上において形成される。
ロツクは、全体として１チツプマイクロコンピユ
ータμCOMを構成しており、公知の半導体集積回
路を製造技術によつてシリコンのような１個の半
導体基板上において形成される。
記号CPUで示されているのは、マイクロプロ
セツサであり、その主要構成ブロツクが代表とし
て示されている。
セツサであり、その主要構成ブロツクが代表とし
て示されている。
Ａはアキユムレータ、Ｘはインデツクスレジス
タ、CCはコンデイシヨンコードレジスタ、SPは
スタツクポインタ、PCH，PCLはプログラムカ
ウンタ、CPU−CONTはCPUコントローラ、
ALUは算術論理ユニツトである。
タ、CCはコンデイシヨンコードレジスタ、SPは
スタツクポインタ、PCH，PCLはプログラムカ
ウンタ、CPU−CONTはCPUコントローラ、
ALUは算術論理ユニツトである。
これらのマイクロプロセツサCPUの構成は、
公知であるので、その詳細な説明を省略する。
公知であるので、その詳細な説明を省略する。
記号Ｉ／Ｏで示されているのは、入出力ポート
であり、その内部にデータ伝送方向レジスタを含
んでいる。
であり、その内部にデータ伝送方向レジスタを含
んでいる。
また、記号Ｉで示されているのは、入力専用ポ
ートである。
ートである。
記号OSCで示されているのは、発振回路であ
り、特に制限されないが、外付される水晶振動子
Ｘ−talを利用して高精度の基準周波数信号を形
成する。この基準周波数信号により、マイクロプ
ロセツサCPUにおいて必要とされるクロツクパ
ルスが形成される。また、上記基準周波数信号
は、タイマーの基準時間パルスとしても用いられ
る。このタイマーは、カウンタCOUNT、プリス
ケーラPR及びコントローラCONTとによつて構
成される。
り、特に制限されないが、外付される水晶振動子
Ｘ−talを利用して高精度の基準周波数信号を形
成する。この基準周波数信号により、マイクロプ
ロセツサCPUにおいて必要とされるクロツクパ
ルスが形成される。また、上記基準周波数信号
は、タイマーの基準時間パルスとしても用いられ
る。このタイマーは、カウンタCOUNT、プリス
ケーラPR及びコントローラCONTとによつて構
成される。
記号RAMで示されているのは、ランダム・ア
クセス・メモリである。主として一時データの記
憶回路として用いられる。
クセス・メモリである。主として一時データの記
憶回路として用いられる。
記号ROMで示されているのは、リード・オン
リ・メモリである。各種情報処理のための動作プ
ログラムが書込まれている。
リ・メモリである。各種情報処理のための動作プ
ログラムが書込まれている。
以上の各回路ブロツクは、マイクロプロセツサ
CPUを中心としバスBUSによつて相互に接続さ
れている。このバスBUSには、データバスとア
ドレスバストが含まれるものである。
CPUを中心としバスBUSによつて相互に接続さ
れている。このバスBUSには、データバスとア
ドレスバストが含まれるものである。
この実施例のマイクロコンピユータは、プログ
ラムROMの内容を外部に出力する機能を持たな
いように設計されている。すなわち、１チツプの
マイクロコンピユータに内蔵されたプログラム
ROMの内容を外部に読み出すような命令（バー
スト命令等）が設けられていないので、外部から
は一切その読み出しを行うことができないように
されている。
ラムROMの内容を外部に出力する機能を持たな
いように設計されている。すなわち、１チツプの
マイクロコンピユータに内蔵されたプログラム
ROMの内容を外部に読み出すような命令（バー
スト命令等）が設けられていないので、外部から
は一切その読み出しを行うことができないように
されている。
しかし、このままでは上記ROMに所定のプロ
グラムの内容が正しく書込まれているか否かの検
査が不能となつてしまう。
グラムの内容が正しく書込まれているか否かの検
査が不能となつてしまう。
そこで、上記プログラムROMの中に、次のよ
うな検査用プログラムが書込まれている。なお、
プログラムROMに格納されている動作プログラ
ムのうち前記検査用プログラムを除く動作プログ
ラムは、該検査用プログラムによつて検査対象と
される被検査用プログラムとされる。
うな検査用プログラムが書込まれている。なお、
プログラムROMに格納されている動作プログラ
ムのうち前記検査用プログラムを除く動作プログ
ラムは、該検査用プログラムによつて検査対象と
される被検査用プログラムとされる。
第２図には、その一実施例のフローチヤート図
が示されている。
が示されている。
特定の命令を入力することによつて、検査用プ
ログラムの実行を指示する。
ログラムの実行を指示する。
次のステツプ１において、外部から与えられた
プログラム命令を受け取る。このプログラム命令
は、特に制限されないが、アキユムレータＡにセ
ツトされる。
プログラム命令を受け取る。このプログラム命令
は、特に制限されないが、アキユムレータＡにセ
ツトされる。
ステツプ２において、情報処理のためのプログ
ラムからプログラム命令の読み出しを行う。
ラムからプログラム命令の読み出しを行う。
ステツプ３において、上記読み出されたプログ
ラム命令のビツトパターンと上記アキユムレータ
Ａに取り込まれた期待値としてのプログラム命令
とのビツトパターンの一致／不一致を算術論理ユ
ニツトALUにて判定させ、もし両者が一致して
いれば次のステツプ４に移行し、不一致ならばス
テツプ５に飛び、RAMの特定のアドレスにその
旨の情報を書込むものとして検査用プログラムを
終了させる。このように、ROMから読出したプ
ログラム命令のビツトパターンと外部から取り込
んだ期待値としてのビツトパターンが一致するか
否かの判定結果一致の状態は、次の比較判定処理
への開始条件とされ、判定結果が不一致の状態
は、検査用プログラムの実行停止の条件とされ
る。この判定において不一致の状態が得られる
と、その旨の第１の情報がRAMのような内蔵記
憶手段に格納される。したがつて、外部から取り
込んだ期待値毎にその判定結果を逐次外部に出力
することはしない。仮にその比較ごとに判定結果
を逐一外部に出力すると、被検査用プログラムが
何バイトであろうとも、１バイトにつき256種類
のデータを組み合わせて外部から与えてやれば、
どのデータが一致でどのデータが不一致であるか
が個々の比較結果より解り、その被検査用プログ
ラムの全体の内容を不正に知り得ることがたやす
くできるようになる。これに対し、本願発明にお
いて前記第１の情報は、被検査用プログラムと比
較するために外部から取り込まれた複数バイトの
データに対して、最大限一つ得られるだけである
から、どのデータが一致し、どのデータが不一致
であるかは一切解らず、被検査用プログラムの内
容を不正な第３者が知ることは実質的に不可能に
なり、被検査用プログラムの機密保持に万全を期
することができる。
ラム命令のビツトパターンと上記アキユムレータ
Ａに取り込まれた期待値としてのプログラム命令
とのビツトパターンの一致／不一致を算術論理ユ
ニツトALUにて判定させ、もし両者が一致して
いれば次のステツプ４に移行し、不一致ならばス
テツプ５に飛び、RAMの特定のアドレスにその
旨の情報を書込むものとして検査用プログラムを
終了させる。このように、ROMから読出したプ
ログラム命令のビツトパターンと外部から取り込
んだ期待値としてのビツトパターンが一致するか
否かの判定結果一致の状態は、次の比較判定処理
への開始条件とされ、判定結果が不一致の状態
は、検査用プログラムの実行停止の条件とされ
る。この判定において不一致の状態が得られる
と、その旨の第１の情報がRAMのような内蔵記
憶手段に格納される。したがつて、外部から取り
込んだ期待値毎にその判定結果を逐次外部に出力
することはしない。仮にその比較ごとに判定結果
を逐一外部に出力すると、被検査用プログラムが
何バイトであろうとも、１バイトにつき256種類
のデータを組み合わせて外部から与えてやれば、
どのデータが一致でどのデータが不一致であるか
が個々の比較結果より解り、その被検査用プログ
ラムの全体の内容を不正に知り得ることがたやす
くできるようになる。これに対し、本願発明にお
いて前記第１の情報は、被検査用プログラムと比
較するために外部から取り込まれた複数バイトの
データに対して、最大限一つ得られるだけである
から、どのデータが一致し、どのデータが不一致
であるかは一切解らず、被検査用プログラムの内
容を不正な第３者が知ることは実質的に不可能に
なり、被検査用プログラムの機密保持に万全を期
することができる。
ステツプ４においては、その命令が最終命令
ENDであるか否かを判定して、最終命令でなけ
れば上記ステツプ１に戻る。このとき、プログラ
ムカウンタが、特に制限されないが、歩進され
る。これにより、次のステツプ２においては、上
記情報処理のためのプログラムから読み出された
プログラム命令の次のプログラム命令が読み出さ
れる。一方、特に制限されないが、最終命令
ENDであれば上記ステツプ５に飛び、RAMの特
定のアドレスにその旨の情報を書込むものとして
上記同様に検査用プログラムを終了させる。
ENDであるか否かを判定して、最終命令でなけ
れば上記ステツプ１に戻る。このとき、プログラ
ムカウンタが、特に制限されないが、歩進され
る。これにより、次のステツプ２においては、上
記情報処理のためのプログラムから読み出された
プログラム命令の次のプログラム命令が読み出さ
れる。一方、特に制限されないが、最終命令
ENDであれば上記ステツプ５に飛び、RAMの特
定のアドレスにその旨の情報を書込むものとして
上記同様に検査用プログラムを終了させる。
この後、上記RAMの内容を読み出すことによ
り、上記検査結果を知るものであり、良品／不良
品を識別を行う。
り、上記検査結果を知るものであり、良品／不良
品を識別を行う。
上記ステツプ１において、外部から与えられる
期待値としてのプログラム命令を受け取るための
タイミング信号を出力させるようにしてもよい。
期待値としてのプログラム命令を受け取るための
タイミング信号を出力させるようにしてもよい。
(1) プログラムROMの内容を直接及び間接的に
も一切外部に出力させる機能を排除することに
よつて、そのプログラムの機密保護の強化を達
成することができるという効果が得られる。
も一切外部に出力させる機能を排除することに
よつて、そのプログラムの機密保護の強化を達
成することができるという効果が得られる。
(2) 上記機密保護のために、キーワードを保持す
る等のような特別な回路が不用であるので、内
部回路の簡素化を達成することができるという
効果が得られる。
る等のような特別な回路が不用であるので、内
部回路の簡素化を達成することができるという
効果が得られる。
(3) 正しいプログラムの命令を順に外部から期待
値として入力するとともに、内部でその判定を
行わせることによつて、上記プログラムROM
の内容を外部に取り出すことなく、その良否判
定を行うことができるという効果が得られる。
値として入力するとともに、内部でその判定を
行わせることによつて、上記プログラムROM
の内容を外部に取り出すことなく、その良否判
定を行うことができるという効果が得られる。
(4) 検査用プログラムを実行させる命令及びその
アドレスは、第３者には不明であるので、この
検査用プログラムを実行させることは極めて困
難となる。そして、検査用プログラムが不正に
起動されたとしても、被検査用プログラムの単
位命令と外部から取り込んだ所定の情報が一致
するか否かの判定結果は、その情報毎に逐一外
部に出力されず、個々の比較結果は逐次外部で
モニタできないようになり、外部から多用な情
報を次々に与えて検査用プログラムを何通りに
も実行させてその結果から被検査プログラムの
内容を類推するような不正な行為は実質的に不
可能にされ、被検査用プログラムの機密保持に
万全を期することができる。
アドレスは、第３者には不明であるので、この
検査用プログラムを実行させることは極めて困
難となる。そして、検査用プログラムが不正に
起動されたとしても、被検査用プログラムの単
位命令と外部から取り込んだ所定の情報が一致
するか否かの判定結果は、その情報毎に逐一外
部に出力されず、個々の比較結果は逐次外部で
モニタできないようになり、外部から多用な情
報を次々に与えて検査用プログラムを何通りに
も実行させてその結果から被検査プログラムの
内容を類推するような不正な行為は実質的に不
可能にされ、被検査用プログラムの機密保持に
万全を期することができる。
(5) 検査用のプログラムの起動方法と期待値の入
力方法とがソフトウエアによつて極めて多種類
の変形を採ることができるので、マイクロコン
ピユータ等の機種毎に区々の起動方式と期待値
の入力方法を採用できるので、益々その解読が
出来にくくできるという効果が得られる。
力方法とがソフトウエアによつて極めて多種類
の変形を採ることができるので、マイクロコン
ピユータ等の機種毎に区々の起動方式と期待値
の入力方法を採用できるので、益々その解読が
出来にくくできるという効果が得られる。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、この発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。例えば、良否判定結果を外部に出力させる
ようにするものであつてもよい。また、期待値と
してのプログラム命令を入力する端子（ポート）
は、複数のポートを用いて切り換えながら行うよ
うにするものであつてもよい。さらに、検査用の
プログラムは、RAMに書込むようにするもので
あつてもよい。
基づき具体的に説明したが、この発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。例えば、良否判定結果を外部に出力させる
ようにするものであつてもよい。また、期待値と
してのプログラム命令を入力する端子（ポート）
は、複数のポートを用いて切り換えながら行うよ
うにするものであつてもよい。さらに、検査用の
プログラムは、RAMに書込むようにするもので
あつてもよい。
以上の説明では主として本願発明者によつてな
された発明をその背景となつた技術分野である１
チツプのマイクロコンピユータに適用した場合に
ついて説明したが、これに限定されるものではな
く、ROMに書込まれたプログラムに従つて所定
の情報処理を行う機能をもつた半導体集積回路装
置及びその検査方法として広く利用することがで
きる。
された発明をその背景となつた技術分野である１
チツプのマイクロコンピユータに適用した場合に
ついて説明したが、これに限定されるものではな
く、ROMに書込まれたプログラムに従つて所定
の情報処理を行う機能をもつた半導体集積回路装
置及びその検査方法として広く利用することがで
きる。
第１図はマイクロコンピユータのブロツク図、
第２図は、その検査用プログラムの一実施例を示
すフローチヤート図である。 μCOM……マイクロコンピユータ、CPU……
マイクロプロセツサ、CPU−CONT……CPUコ
ントローラ、ALU……算術論理ユニツト、Ａ…
…アキユムレータ、Ｘ……インデツクスレジス
タ、CC……コンデイシヨンコードレジスタ、SP
……スタツクポインタ、PCH，PCL……プログ
ラムカウンタ、RAM……ランダム・アクセス・
メモリ、ROM……リード・オンリー・メモリ、
Ｉ／Ｏ……入出力ポート、Ｉ……入力専用ポー
ト、OSC……発振回路、COUNT……カウンタ、
CONT……コントローラ、PR……プリスケー
ラ、BUS……バス。
第２図は、その検査用プログラムの一実施例を示
すフローチヤート図である。 μCOM……マイクロコンピユータ、CPU……
マイクロプロセツサ、CPU−CONT……CPUコ
ントローラ、ALU……算術論理ユニツト、Ａ…
…アキユムレータ、Ｘ……インデツクスレジス
タ、CC……コンデイシヨンコードレジスタ、SP
……スタツクポインタ、PCH，PCL……プログ
ラムカウンタ、RAM……ランダム・アクセス・
メモリ、ROM……リード・オンリー・メモリ、
Ｉ／Ｏ……入出力ポート、Ｉ……入力専用ポー
ト、OSC……発振回路、COUNT……カウンタ、
CONT……コントローラ、PR……プリスケー
ラ、BUS……バス。
Claims (1)
- 【特許請求の範囲】 １ データを一時的に保持するための記憶手段
と、 記憶手段に保持された情報又はこれをデータ処
理した情報をチツプの外部に出力する出力回路
と、 チツプ外部への読出しが禁止された被検査用プ
ログラムを格納したプログラムROMと、 前記被検査用プログラムを検査するための検査
用プログラムを格納する記憶手段と、 前記検査用プログラムが起動されることによ
り、前記プログラムROMから所定の手順にした
がつて読出した被検査用プログラムの単位命令と
外部から取り込まれた所定の情報とが一致するか
否かの第１の判定と、前記比較される被検査用プ
ログラムの単位命令が最終命令であるか否かの第
２の判定とを、前記第１の判定において不一致の
判定結果を得る状態と前記第２の判定において最
終命令である判定結果を得る状態のうち先に何れ
か一方の状態を得るまで継続し、前記第１の判定
において不一致の判定結果を得たときは第１の情
報を前記記憶手段に書き込んで検査用プログラム
による検査の実行を終了し、前記第２の判定にお
いて最終命令である判定結果を得たときは第２の
情報を前記記憶手段に書き込んで検査用プログラ
ムによる検査の実行を終了するデータ処理手段
と、 を含んで１チツプ化されて成るものであることを
特徴とする半導体集積回路装置。 ２ 前記半導体集積回路装置は、１チツプ型のマ
イクロコンピユータである特許請求の範囲第１項
記載の半導体集積回路装置。 ３ １個の半導体基板に形成された半導体集積回
路装置におけるチツプ外部への読出しが禁止され
たプログラムROMに格納されている被検査用プ
ログラムを検査するための検査用プログラムを、
チツプの外部から起動する処理と、 起動された検査用プログラムに従つて、チツプ
の外部から情報を取り込む処理と、 前記ROMから被検査用プログラムの単位命令
を読出す処理と、 前記外部から取り込まれた所定の情報と前記読
出された被検査用プログラムの単位命令とが一致
するか否かの第１の判定と、前記比較される被検
査用プログラムの単位命令が最終命令であるか否
かの第２の判定とを、前記第１の判定において不
一致の判定結果を得る状態と前記第２の判定にお
いて最終命令である判定結果を得る状態のうち先
に何れか一方の状態を得るまで継続する処理と、 前記第１の判定において不一致の判定結果を得
たときは第１の情報をチツプ内部の記憶手段に書
き込んで検査用プログラムによる検査の実行を終
了する処理と、 前記第２の判定において最終命令である判定結
果を得たときは第２の情報を前記記憶手段に書き
込んで検査用プログラムによる検査の実行を終了
する処理と、 前記記憶手段が保持する情報をチツプの外部に
出力する処理と、 を含むことを特徴とする半導体集積回路装置の検
査方法。 ４ 前記検査用プログラムを起動する処理は、特
定の命令を実行させることである特許請求の範囲
第３項記載の半導体集積回路装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105823A JPS59231654A (ja) | 1983-06-15 | 1983-06-15 | 半導体集積回路装置とその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105823A JPS59231654A (ja) | 1983-06-15 | 1983-06-15 | 半導体集積回路装置とその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59231654A JPS59231654A (ja) | 1984-12-26 |
| JPH0554139B2 true JPH0554139B2 (ja) | 1993-08-11 |
Family
ID=14417779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58105823A Granted JPS59231654A (ja) | 1983-06-15 | 1983-06-15 | 半導体集積回路装置とその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231654A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276756A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 自己検査回路を備えた半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010665B2 (ja) * | 1979-07-20 | 1985-03-19 | 沖電気工業株式会社 | マイクロコンピユ−タ |
| JPS5851369A (ja) * | 1981-09-24 | 1983-03-26 | Nec Corp | テスト回路つきマイクロコンピユ−タ |
-
1983
- 1983-06-15 JP JP58105823A patent/JPS59231654A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59231654A (ja) | 1984-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7266848B2 (en) | Integrated circuit security and method therefor | |
| JP2597153B2 (ja) | 書込み保護装置 | |
| KR940009101B1 (ko) | 반도체 집적 회로 장치 | |
| JP4728237B2 (ja) | デバッグ回路のセキュリティを確保する方法及び装置 | |
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| US5704039A (en) | Mask programmable security system for a data processor and method therefor | |
| JP2000122931A (ja) | デジタル集積回路 | |
| JPH02133834A (ja) | インサートキットエミュレータ | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| US5671394A (en) | Microcomputer having ROM data protection function | |
| US20080148343A1 (en) | Debugging security mechanism for soc asic | |
| JPH04215194A (ja) | Ｉｃカード | |
| JP2004185536A (ja) | マイクロコンピュータとその試験方法 | |
| JPH0554139B2 (ja) | ||
| JPH0231256A (ja) | 外部メモリとそれを用いる情報処理装置 | |
| US20070069012A1 (en) | Security protected circuit | |
| JP3593701B2 (ja) | 制御装置 | |
| JPH0223443A (ja) | マイクロコンピュータ | |
| JPS6177939A (ja) | 情報処理システム | |
| JPH0716189Y2 (ja) | ブレーク回路 | |
| JPS62293348A (ja) | マイクロコンピユ−タ | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPH0431414B2 (ja) | ||
| JPH0646387B2 (ja) | マイクロコンピユ−タ | |
| JPS58215799A (ja) | 制御記憶検証方式 |