JPH0555364A - 半導体素子の隔離膜形成方法 - Google Patents

半導体素子の隔離膜形成方法

Info

Publication number
JPH0555364A
JPH0555364A JP4024335A JP2433592A JPH0555364A JP H0555364 A JPH0555364 A JP H0555364A JP 4024335 A JP4024335 A JP 4024335A JP 2433592 A JP2433592 A JP 2433592A JP H0555364 A JPH0555364 A JP H0555364A
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
polysilicon
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4024335A
Other languages
English (en)
Other versions
JPH06105748B2 (ja
Inventor
Young K Jun
イヨン・クオン・ジオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH0555364A publication Critical patent/JPH0555364A/ja
Publication of JPH06105748B2 publication Critical patent/JPH06105748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0142—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations the dielectric materials being chemical transformed from non-dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0148—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising introducing impurities in side walls or bottom walls of trenches, e.g. for forming channel stoppers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 隔離領域の大きさに関係なく平坦にすること
ができるフィールド隔離酸化膜を形成する方法を提供す
ること。 【構成】 本発明は、半導体素子の隔離膜形成方法に関
し、特に、複合マスクを用いてシリコン基板にシリンダ
・ボックスの形態の隔離膜を形成して熱工程を短縮し、
酸化膜ヒリング（ｆｉｌｌｉｎｇ）のマイクロ・ローデ
ィング（Ｍｉｃｒｏ−Ｌｏａｄｉｎｇ）効果を防止する
ことができるようにしたものである。素子隔離膜部分に
沿って縦的に狭く深いシリコン基板に谷を形成した後こ
の谷に酸化膜を詰め、フィールド酸化を実施してシリン
ダ・ボックス形態の素子隔離領域を形成することを特徴
とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の隔離膜形
成方法に関し、特に、複合マスクを用いてシリコン基板
にシリンダの形態の隔離膜を形成して熱工程を短縮し、
酸化膜ヒリング（ｆｉｌｌｉｎｇ）のマイクロ・ローデ
ィング（Ｍｉｃｒｏ−Ｌｏａｄｉｎｇ）効果を防止する
ことができるようにしたものである。
【０００２】
【従来の技術】従来、図１に示すように、シリコン基板
１１上にパッド酸化膜１２と窒化膜１３とを順次形成し
そのうえに感光剤１４を用いたホト・エッチ工程を実施
してトレンチ・ウィンドー（Ｔｒｅｎｃｈ Ｗｉｎｄｏ
ｗ）を形成した後、シリコン基板１１をエッチしてトレ
ンチを形成する。そして感光剤１４を除去し図２のよう
にチャネル・ストップ拡散ソースとしてｐ型ポリシリコ
ン膜１５を全面に形成する。その際チャネル・ストップ
拡散ソースとしてＢＳＧを用いることができる。その後
図３に示すように感光剤１６を被覆させ、ホト・エッチ
工程を実施してＮ型ウェルを形成させる部分を除去して
Ｎ型ウェルを形成する。前記ｐ型ポリシリコン膜１５を
エッチングしてＮ型ウェルを形成する箇所を除去し、さ
らに感光剤１６を除去する。その後硼素（Ｂ）イオンを
図４に示すように拡散させフィールドチャネルストップ
層１８を形成させる。
【０００３】さらに図５に示すように、Ｐ型シリコン膜
１５を除去して、トレンチ内に熱酸化薄膜１９を形成
し、全面にＣＶＤ酸化膜２０を形成した後、ＣＶＤ酸化
膜２０の凹部にポリマ２１を塗布してＣＶＤ酸化膜２０
を平坦化させる。ついで図６のように、前記ＣＶＤ酸化
膜２０を前記窒化膜１３の表面まで乾式蝕刻して表面が
平坦化された素子隔離部を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来技術において、トレンチの形成のためにシリ
コン基板１１を垂直構造としてエッチするので以後進行
されるＣＶＤ酸化膜２０形成工程で、シリコン基板１１
のトレンチ側壁に結晶欠陥が発生する。また、フィール
ド酸化膜の表面平坦化のためのＣＶＤ酸化膜凹部位への
ポリマ塗布及びＣＶＤ酸化膜の乾式蝕刻による平坦化の
時、隔離領域のパターン・サイズに差がある場合、相対
的に大きいパターンにおけるローディーング効果によっ
てフィールド酸化膜の溝（Ｇｒｏｏｖｉｎｇ）が発生す
る。上記の欠点を解消するために、本発明は隔離領域の
大きさに関係なく平坦化されたフィールド隔離酸化膜を
形成することが目的である。
【０００５】
【課題を解決するための手段】本発明は、シリコン基板
に縦に狭い谷を深く形成して、その谷に酸化膜を詰め、
ポリシリコン層を酸化させてシリンダ・ボックス形態の
素子隔離領域を形成させるものである。
【０００６】
【実施例】本発明の一実施例を図２を参照して説明す
る。まず、図７のように、シリコン基板１上に酸化及び
トレンチ形成のマスクとしてのパッド酸化膜２と窒化膜
３とを順次形成し、ホト・エッチ工程によってマスク窓
（ｗｉｎｄｏｗ）を形成する。さらにポリシリコン４を
予定の厚さに形成し、ｐ＋フィールド・ストップ・イオ
ン注入を実施する。
【０００７】この時ポリシリコン４の厚さが、次の工程
でシリコン基板１に形成される谷の幅を決定する。次い
で図８のように、平坦化用絶縁膜５を形成してエッチバ
ックして平坦化させたのち、図９のように、ポリシリコ
ン４とシリコン基板１とを自己整合的にエッチし、シリ
コン基板１に縦に深い谷を形成した後、平坦化用絶縁膜
５を除去する。また、図１０のように、ＣＶＤ酸化膜６
を全面に形成し、図１１のように、乾式蝕刻によってエ
ッチバックしてポリシリコン４が露出されるようにす
る。そして図１２のように、ポリシリコン４を酸化さ
せ、窒化膜３を除去してシリンダ・ボックス形態のフィ
ールド隔離酸化膜７を形成する。
【０００８】
【発明の効果】以上のように本発明によれば、隔離領域
のパターンの大きさに関係なく平坦化されたフィールド
隔離酸化膜７を形成することができるので、ローディン
グ効果によるフィールド酸化膜の溝（Ｇｒｏｏｖｉｎ
ｇ）発生を防止することができる。
【図面の簡単な説明】
【図１】〜
【図６】従来の工程断面図である。
【図７】〜
【図１２】本発明の工程断面図である。
【符号の説明】
１ 基板 ２ パッド酸化膜 ３ 窒化膜 ４ ポリシリコン ５ 絶縁膜 ６ ＣＶＤ酸化膜 ７ フィールド隔離酸化膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路の素子隔離膜を形成する
    ことにおいて、素子隔離膜部分に沿って縦に狭く深い谷
    をシリコン基板に形成した後、この谷に酸化膜を詰め、
    ポリシリコン層をフィールド酸化してシリンダ・ボック
    ス形態の素子隔離領域を形成することを特徴とする半導
    体素子の隔離膜形成方法。
  2. 【請求項２】 基板上にパッド酸化膜と窒化膜とを順次
    形成し、ホト・エッチ工程によってマスク窓を形成した
    後、ポリシリコン層を形成してフィールド・ストップ・
    イオンを注入する工程と、平坦化用絶縁膜を形成し、エ
    ッチバックして平坦化させる工程と、ポリシリコンとシ
    リコン基板とを自己整合的にエッチしてシリコン基板に
    谷を形成する工程と、谷を形成した後ＣＶＤ酸化膜を形
    成し乾式蝕刻でエッチバックしてポリシリコン露出する
    工程と、前記ポリシリコンを酸化させ、窒化膜を除去し
    てシリンダボックス形態の隔離部を形成する工程を順次
    実施してなされることを特徴とする半導体素子の隔離膜
    形成方法。
JP4024335A 1991-01-16 1992-01-16 半導体素子の隔離膜形成方法 Expired - Fee Related JPH06105748B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR640/1991 1991-01-16
KR1019910000640A KR940006696B1 (ko) 1991-01-16 1991-01-16 반도체 소자의 격리막 형성방법

Publications (2)

Publication Number Publication Date
JPH0555364A true JPH0555364A (ja) 1993-03-05
JPH06105748B2 JPH06105748B2 (ja) 1994-12-21

Family

ID=19309895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4024335A Expired - Fee Related JPH06105748B2 (ja) 1991-01-16 1992-01-16 半導体素子の隔離膜形成方法

Country Status (5)

Country Link
US (1) US5229315A (ja)
JP (1) JPH06105748B2 (ja)
KR (1) KR940006696B1 (ja)
DE (1) DE4139200C2 (ja)
TW (1) TW218051B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308784A (en) * 1991-10-02 1994-05-03 Samsung Electronics Co., Ltd. Semiconductor device and method for making the same
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
JP2914117B2 (ja) * 1993-08-28 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5371036A (en) * 1994-05-11 1994-12-06 United Microelectronics Corporation Locos technology with narrow silicon trench
US5904539A (en) * 1996-03-21 1999-05-18 Advanced Micro Devices, Inc. Semiconductor trench isolation process resulting in a silicon mesa having enhanced mechanical and electrical properties
JP2000508474A (ja) * 1996-04-10 2000-07-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 改善された平坦化方法を伴う半導体トレンチアイソレーション
US5926713A (en) * 1996-04-17 1999-07-20 Advanced Micro Devices, Inc. Method for achieving global planarization by forming minimum mesas in large field areas
US5899727A (en) 1996-05-02 1999-05-04 Advanced Micro Devices, Inc. Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
US6090685A (en) * 1997-08-22 2000-07-18 Micron Technology Inc. Method of forming a LOCOS trench isolation structure
KR100390894B1 (ko) * 1997-12-16 2003-10-10 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
WO1999067817A1 (en) 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
US6074954A (en) 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6833079B1 (en) 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
CA2479246C (en) * 2002-03-13 2017-05-09 Laurie E. Comstock Method for overexpression of zwitterionic polysaccharides
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7358191B1 (en) * 2006-03-24 2008-04-15 Spansion Llc Method for decreasing sheet resistivity variations of an interconnect metal layer
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR101175393B1 (ko) * 2006-10-17 2012-08-20 쿠퍼 에셋 엘티디. 엘.엘.씨. 웨이퍼 비아 형성
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7960210B2 (en) * 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US9539281B2 (en) 2011-07-12 2017-01-10 The Brigham And Women's Hospital, Inc. Lipid-containing PSA compositions, methods of isolation and methods of use thereof
JP6918365B2 (ja) 2015-08-19 2021-08-11 プレジデント アンド フェローズ オブ ハーバード カレッジ 脂質化ｐｓａ組成物および方法
US11491181B2 (en) 2016-07-15 2022-11-08 President And Fellows Of Harvard College Glycolipid compositions and methods of use

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704786A (en) * 1982-08-04 1987-11-10 Westinghouse Electric Corp. Method of forming a lateral bipolar transistor in a groove
JPS59124141A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体装置の製造方法
JPS61140175A (ja) * 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 被膜作製方法
US4633290A (en) * 1984-12-28 1986-12-30 Gte Laboratories Incorporated Monolithic CMOS integrated circuit structure with isolation grooves
JPS61191043A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置
JPS621243A (ja) * 1985-06-27 1987-01-07 Toshiba Corp 半導体装置の製造方法
JPS6223128A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 素子分離領域の形成方法
JPS6316751A (ja) * 1986-07-09 1988-01-23 Matsushita Electric Ind Co Ltd 転送電話装置
JP2576506B2 (ja) * 1987-05-27 1997-01-29 日本電気株式会社 Ｍｏｓ半導体装置
JPH01286436A (ja) * 1988-05-13 1989-11-17 Fujitsu Ltd 半導体装置の製造方法
JPH02309652A (ja) * 1989-05-24 1990-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0387045A (ja) * 1989-06-14 1991-04-11 Fujitsu Ltd 半導体装置及びその製造方法
JPH0358484A (ja) * 1989-07-27 1991-03-13 Toshiba Corp 半導体装置とその製造方法
JPH03109753A (ja) * 1989-09-25 1991-05-09 Fujitsu Ltd 半導体装置の製造方法
US5061652A (en) * 1990-01-23 1991-10-29 International Business Machines Corporation Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
US9284888B2 (en) 2012-04-25 2016-03-15 General Electric Company System for supplying fuel to late-lean fuel injectors of a combustor

Also Published As

Publication number Publication date
US5229315A (en) 1993-07-20
DE4139200A1 (de) 1992-07-23
JPH06105748B2 (ja) 1994-12-21
TW218051B (ja) 1993-12-21
DE4139200C2 (de) 1993-12-23
KR920015603A (ko) 1992-08-27
KR940006696B1 (ko) 1994-07-25

Similar Documents

Publication Publication Date Title
JPH0555364A (ja) 半導体素子の隔離膜形成方法
JPH0774235A (ja) 半導体装置及びその製造方法
JPH088297B2 (ja) 半導体装置の素子分離方法
JP2802600B2 (ja) 半導体装置の製造方法
JPH0370127A (ja) 自己整合拡散接合を有する構造の製造方法
JPH10303291A (ja) 半導体装置及びその製造方法
JP2745970B2 (ja) 半導体装置の製造方法
JPH1145874A (ja) 半導体装置の製造方法
JPH09120989A (ja) スペーサを利用した半導体装置のトレンチの形成方法
JP2955838B2 (ja) 半導体装置の製造方法
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JP3196830B2 (ja) 半導体装置及びその製造方法
JPH0555361A (ja) 半導体装置及びその製造方法
JPH1092806A (ja) 半導体素子の分離領域形成方法
JPH07111288A (ja) 素子分離の形成方法
JPH0729971A (ja) 半導体装置の製造方法
US5541136A (en) Method of forming a field oxide film in a semiconductor device
JP3190144B2 (ja) 半導体集積回路の製造方法
JP2995948B2 (ja) 半導体装置の製造方法
JP3468920B2 (ja) 半導体装置の素子分離方法
KR100204022B1 (ko) 반도체 소자의 소자분리막 형성방법
JPH0420267B2 (ja)
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
KR100317311B1 (ko) 반도체소자 및 그의 제조방법
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees