JPH0575128B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、中容量電子交換機等のソフトウエア
開発環境を持たないターゲツト計算機システム
と、このターゲツト計算機システムに与えるソフ
トウエアを開発する為のホスト計算機システムと
の間で、そのソフトウエア・フアイルを効率的に
転送することのできるクロスソフトウエア開発・
保守システムに関する。

（従来の技術） 情報処理技術の飛躍的な発展に伴い、種々の交
換機システムの電子化が進められ、交換制御部に
計算機を用いた電子交換機が開発されている。と
ころがこの種の電子交換機システムは、一般的に
処理能力上の制約から、その使用目的に応じて処
理能力等が専用化されることが殆んどである。換
言すればこの種の電子交換機、特に中容量以下の
電子交換機にあつては、冗長な処理能力としてそ
こで使用されるソフトウエアの開発環境が省かれ
たり、簡単なソフトウエア開発環境だけが備えら
れたりすることが多い。そしてソフトウエア開発
の為の専用のホスト計算機システムにて開発され
たソフトウエアを上記交換機システム（ターゲツ
ト計算機システム）に与えて、その交換機システ
ムを稼働するものとなつている。

ところで従来、この種のホスト計算機システム
とターゲツト計算機システムとの間でのソフトウ
エアのフアイル転送は第２図に示すようにして行
なわれている。即ち、第２図において１はソフト
ウエアの開発を行なうホスト計算機システムであ
り、２はホスト計算機システム１で開発されたソ
フトウエアの提供を受けて該ソフトウエアを実行
する中容量電子交換機等のターゲツト計算機シス
テムである。上記ホスト計算機システム１は前記
ターゲツト計算機システム２に提供するソフトウ
エアを、端末３からの指示を受けてその詳細設計
からコーデイング・コンパイル、アセンブル、リ
ンクまでを行なつてロードモジユールとして開発
するものである。

しかしてこのホスト計算機システム１で開発さ
れたソフトウエア（ロードモジユール）は、一般
的にはターゲツト計算機システム２のデバツグに
用いられるエミユレータ４に接続された通信回線
５を介してターゲツト計算機システム２のメイン
CPUに与えられ、このメインCPUの制御の下で
上記ソフトウエア（ロードモジユール）をその２
次記憶装置に格納することでフアイル転送がなさ
れる。

また或いはホスト計算機システム１に接続され
たROMライタ６にて上記ソフトウエア（ロード
モジユール）が書込まれたROM７をターゲツト
計算機システム２に実装したり、ホスト計算機シ
ステム１に接続されたフロツピー・デイスク装置
（FDD）８にて上記ソフトウエア（ロードモジユ
ール）をフオーマツト・メデイア変換してフロツ
ピー・デイスク（FD）９に書込み、このソフト
ウエアが書込まれたフロツピー・デイスク（FD）
９をターゲツト計算機システム２のフロツピー・
デイスク装置（FDD）にセツトすることで、そ
のフアイル転送がなされる。

ところがエミユレータ４を介するロードモジユ
ールの通信を行なうには、特殊な通信機器を用い
ない限りその情報転送速度に限界がある。この
為、ソフトウエア量の増大に伴つてロードモジユ
ールの転送に多大な時間を必要とし、デバツグに
よつてソフトウエアを頻繁に変更する必要が生じ
た場合には、実用に耐えなくなる等の問題があ
る。しかもターゲツト計算機システム２がマルチ
CPU構成の場合には、各CPU毎にエミユレータ
４を接続し、これらのエミユレータ４を各別に介
して個々のロードモジユールの通信を行なう必要
が生じるので、その通信手順が相当複雑になる等
の不具合がある。更には複数のCPUにそれぞれ
ソフトウエアを転送した後でなければ、実際の動
作を行なわせることができないと云う問題があ
る。

一方、前述したフロツピー・デイスク（FD）
９を媒体とする場合には、ソフトウエア量の増大
に伴つて数多くのFD９が必要となり、その書込
みと読出しに多大な時間を必要とすることが否め
ない。しかもソフトウエアの変更手続きが複雑化
する等の不具合がある。

またROM７を用いたロードモジユールの受渡
しは、ソフトウエア量が少ない場合には非常に有
効であるが、ROM７のターゲツト計算機システ
ム２への実装には手間が掛かり、また大量のプロ
グラム転送には実質的に不向きである等の問題が
ある。

そこで従来ではロードモジユールおターゲツト
計算機システム２に与えた後、そのバグ修正をタ
ーゲツト計算機システム２上で行なうことが考え
られている。しかしそのオブジエクトを機械語レ
ベルで直接修正する必要があるので処理効率が非
常に悪かつた。またソースレベルが高級言語で記
述されている場合には、これをターゲツト計算機
システム２上にてアセンブラ／機械語レベルで修
正変更することが非常に困難である。これ故、高
級言語によるソフトウエア開発の妨げの要因とも
なつている。

以上の不具合は単にソフトウエアの開発段階に
留まらず、ハードウエア完成後のテスト段階や、
製品出荷後のソフトウエア変更時にも同様に生
じ、その改善が強く望まれている。

（発明が解決しようとする課題） このように従来では、ホスト計算機システム開
発・作成したロードモジユールをターゲツト計算
機システムに与える為の処理手続きが非常に大変
であり、且つ多くの処理時間を必要とする等の問
題がある。しかもターゲツト計算機システムに与
えたロードモジユールを修正変更することも非常
に困難である等の不具合があつた。

本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、ホスト計算機シ
ステムで作成されたソフトウエアを、ターゲツト
計算機システムの主制御部が実行中の他の動作を
停止させることなく、しかも他のシステムを介在
することなく直接的にターゲツト計算機システム
に転送できるようにし、これによりターゲツト計
算機システムに与えられたソフトウエアの変更修
正作業を短時間に効率良く行なうことのできる実
用性の高いクロスソフトウエア開発・保守システ
ムを提供することにある。

［発明の構成］ （課題を解決するための手段） 本発明は、ホスト計算機システムとターゲツト
計算機システムの２次記憶装置との間を直接接続
するための専用通信回線を設け、上記ターゲツト
計算機システムに、転送準備制御手段と、転送フ
アイル記憶制御手段とを設けている。そして、専
用通信回線による通信路の確立が指示された場合
に、上記転送準備制御手段により上記２次記憶装
置をターゲツト計算機システムの主制御部の制御
下から一時的に切り離すかまたは制御を制限した
状態に設定し、この状態で上記転送フアイル記憶
制御手段により、上記ホスト計算機システムから
上記専用通信回線を介して転送されたソフトウエ
アフアイルを、上記主制御部による制御とは独立
して、上記２次記憶装置内の記憶部に格納するよ
うにしたものである。

（作用） 本発明によれば、ホスト計算機システムとター
ゲツト計算機システムの２次記憶装置との間が、
他のシステムを介在することなくフアイル転送専
用の通信回線を介して直接接続される。しかも、
ホスト計算機システムからターゲツト計算機シス
テムへソフトウエアを転送するときには、２次記
憶装置が主制御部の制御下から一時的に切り離さ
れるかまたは制御を制限した状態に設定され、こ
の状態でホスト計算機システムからソフトウエア
フアイルが転送されて２次記憶装置内の記憶部に
格納される。すなわち、ターゲツト計算機システ
ムでは、その主制御部による制御とは独立して、
２次記憶装置に対するソフトウエアの転送および
格納が行なわれることになる。

したがつて、ホスト計算機システムで作成され
たソフトウエアを、他のシステムを介在すること
なくターゲツト計算機システムに直接的に効率良
く転送することができ、しかもターゲツト計算機
システムの主制御部が実行中の他の動作を停止さ
せることなく、ソフトウエアを転送し２次記憶装
置に格納することが可能となる。このため、ソフ
トウエアの転送および２次記憶装置への格納を短
時間に効率良く行なうことができ、これによりタ
ーゲツト計算機システムに与えられたソフトウエ
アの変更修正作業等を短時間に効率良く行なうこ
とが可能となる。

（実施例） 以下、図面を参照して本発明の一実施例につき
説明する。

第１図は実施例システムの概略構成図であり、
１はソフトウエアの開発に供せられるホスト計算
機システム、２は上記ホスト計算機システム１で
開発されたソフトウエアの提供を受けて該ソフト
ウエアを実行する中容量電子交換機（PBX）等
のターゲツト計算機システムである。

ホスト計算機システム１は、ターゲツト計算機
システム２の動作に必要なソフトウエア・プログ
ラム（ソースプログラム）を端末３からの指示を
受けて作成する。そしてソースプログラムに対す
る編集、コンパイル、アセンブリ、リンク等の一
連の処理を実行し、前記ターゲツト計算機システ
ム２が動作可能な形のオブジエクト・ロードモジ
ユールを作成する。尚、このホスト計算機システ
ム１では上述の如く作成したプログラムのシミユ
レーシヨンが行なわれ、またターゲツト計算機シ
ステム２で発生したプログラム障害情報等のフア
イルを入力し、その内容解析やプログラム修正等
の一連の保守処理が行なわれる。

さてターゲツト計算機システム２としての、例
えば中容量電子交換機は、ここでは１台のメイン
CPU１１と複数台のローカルCPU１２、および
プログラムを格納する２次記憶装置のデイスク制
御用CPU１３とをシステムバス１４を介して接
続して構成されている。そして上記各ローカル
CPU１２には、ライン／トランク回路をそれぞ
れ制御する為のライン／トランク対応の複数のポ
ートCPU１５がそれぞれ設けられ、ここに大規
模なマルチCPU構成のターゲツト交換機システ
ム２が実現されている。

尚、前記２次記憶装置のデイスク制御用CPU
１３は、ソフトウエア・プログラムを格納する媒
体としてのフロツピー・デイスク装置（FDD）
１６、およびハード・デイスク装置（HDD）１
７をそれぞれ制御し、プログラム・データの入出
力（書込み／読出し）を制御するものである。

このように構成されたシステムに対して本発明
が特徴とするところは、ターゲツト交換機システ
ム２を構築する複数のCPU１１，１２，１３，
１５に対してそれぞれ与えるプログラム・ソフト
ウエアをホスト計算機システム１から効率的に与
え、またターゲツト交換機システム２の各CPU
１１，１２，１３，１５にそれぞれ与えたプログ
ラム・ソフトウエアに対するデバツグ処理を効率
的に行なうべく、前記ターゲツト計算機システム
２の２次記憶装置とホスト計算機システム１とに
それぞれ高速通信インターフエース２１，２２を
それぞれ設け、これらの高速通信インターフエー
ス２１，２２の間に前記ホスト計算機システム１
とターゲツト計算機システム２との間でプログラ
ム・ソフトウエア等のフアイルを転送する為の専
用の通信回線２３を設けた点にある。この実施例
システムでは、例えば高速通信インターフエース
２１，２２として250KHzのRS−422インターフ
エースが用いられ、実行的なフアイル転送速度と
して1Mbyte／minが実現されるようになつてい
る。

しかしてホスト計算機システム１との間にフア
イル転送用の専用の通信回線２３を設けたターゲ
ツト計算機システム２における２次記憶装置のデ
イスク制御用CPU１３は、常時はメインCPU１
１の制御下でFDD１６、HDD１７に対するフア
イルの読み書きを行なつている。しかしプログラ
ム・バク等に起因してFDD１６、HDD１７に格
納されたフアイル内容の書き直し必要が生じたと
きや、ターゲツト計算機システム２に故障が生
じ、その障害情報をFDD１６、HDD１７に格納
したとき、次のようにして前記通信回線２３を介
するホスト計算機システム１との間の通信路を確
立している。

即ち、ホスト計算機システム１とターゲツト計
算機システム２との間のフアイル転送専用の通信
路の確立は、例えばターゲツト計算機システム２
上でのコマンドの投入や、スイツチ操作等の保守
手続きによつて起動される。また或いはホスト計
算機システム１からの所定の通信路を介するフア
イル転送の要求指示を受けて起動される。

しかしてフアイル転送用の専用通信回線２３の
確立が指示されると、ターゲツト計算機システム
２では前記２次記憶装置のデイスク制御用CPU
１３をメインCPU１１の制御下から切離したり、
或いはフアイルの読み書きを制限する。そして前
記高速通信インターフエース２１，２２から通信
回線２３を介する前記ホスト計算機システム１と
ターゲツト計算機システム２との間でのフアイル
転送を前記メインCPU１１の動作とは独立に開
始する。

かくしてこのようにして専用の通信回線２３を
介してソフトウエア・プログラム等のフアイル転
送を行なう本システムによれば、ホスト計算機シ
ステム１で開発されたソフトウエア・プログラム
を非常に効率良く、ターゲツト計算機システム２
の２次記憶装置に直接的に与えることが可能とな
る。しかもホスト計算機システム１からターゲツ
ト計算機システム２に対して新しいプログラムを
与える為に、実際のターゲツト計算機システム２
の動作を停止させなければならない時間は、例え
ばHDD１７からイニシヤル・プログラムをロー
デイングするのに要する時間程度となり、その損
失時間を非常に少なく抑えることが可能となる。

またソフト・デバツグ時には、デバツグの必要
なCPUに対してだけエミユレータを接続すれば
良く、バグが発見された場合でも前記ホスト計算
機システム１上で高級言語レベルでそのソースプ
ログラムの修正を行ない、修正されたオブジエク
トをターゲツト計算機システム２に与えれば良い
ので、その処理効率が非常に良い。しかもこの
間、上述したデバツクの修正と、修正されたオブ
ジエクトのフアイル転送をメインCPU１１の動
作とは独立に行ない得るので、ターゲツト計算機
システム２の稼働を停止させる必要がない。これ
故、ソフトウエアの変更・修正を短時間に効率良
く行なうことが可能となる。

またターゲツト計算機システム２上で生じた故
障の情報についても、前記専用通信回線２３を介
してホスト計算機システム１に一早く転送するこ
とができるので、その詳細な障害解析を効率良く
行なうことが可能となる。

更に本システムによれば、ホスト計算機システ
ム１にて高級言語を用いてプログラムを開発し、
これをターゲツト計算機システム２に与えたとし
ても、そのプログラム修正をホスト計算機システ
ム１にて簡易に行ない、再度ターゲツト計算機シ
ステム２にかんいに与えることができるので、ロ
ードモジユールの入替修正を非常に効率的に行な
い得る。この結果、従来のアセンブラ・機械語に
よるソフトウエアの開発・デバツグを基本的に排
除し、高級言語を用いて容易に、しかも効率良く
ソフトウエア開発を行なうことが可能となる。更
にはクロスソフトウエアの効率化を実現し、これ
に伴つてハードウエアに対する初期プログラムの
付与や、製品出荷後のプログラム変更等に効果的
に対処することが可能となる。

尚、本発明は上述した実施例に限定されるもの
ではない。ここではターゲツト計算機システム２
として中規模電子交換機につき例示したが、その
他の種々の計算機システムに同様に適用可能であ
る。その他、本発明はその要旨を逸脱しない範囲
で種々変形して実施することができる。

［発明の効果］ 以上詳述したように本発明では、ホスト計算機
システムとターゲツト計算機システムの２次記憶
装置との間を、フアイル転送専用の通信回線を介
して直接接続し、かつホスト計算機システムから
ターゲツト計算機システムへソフトウエアを転送
するときに、２次記憶装置を主制御部の制御下か
ら一時的に切り離すかまたは制御を制限した状態
に設定し、この状態でホスト計算機システムから
ソフトウエアフアイルを転送して、このソフトウ
エアフアイルを主制御部による制御とは独立して
２次記憶装置内の記憶部に格納するようにしてい
る。

したがつて本発明によれば、ホスト計算機シス
テムで作成されたソフトウエアを、他のシステム
を介在することなくターゲツト計算機システムに
直接的に効率良く転送することができ、しかもタ
ーゲツト計算機システムの主制御部が実行中の他
の動作を停止させることなく、ソフトウエアを転
送し２次記憶装置に格納することができる。この
ため、ソフトウエアの転送および２次記憶装置へ
の格納を短時間に効率良く行なうことができ、こ
れによりターゲツト計算機システムに与えられた
ソフトウエアの変更修正作業等を短時間に効率良
く行なうことができる実用性の高いクロスソフト
ウエア開発・保守システムを提供することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例システムの要部概略
構成図、第２図は従来システムの概略構成図であ
る。 １……ホスト計算機システム、２……ターゲツ
ト計算機システム、１１……メインCPU、１３
……２次記憶装置のデイスク制御用CPU、１６
……FDD、１７……HDD、２１，２２……高速
通信インターフエース、２３……フアイル転送用
の専用通信回線。

Claims (1)

1. 【特許請求の範囲】 １ クロスソフトウエアを開発するホスト計算機
   システムと、 このホスト計算機システムで開発されたクロス
   ソフトウエアを２次記憶装置に記憶して主制御部
   により実行するターゲツト計算機システムと、 これらのホスト計算機システムとターゲツト計
   算機システムの２次記憶装置との間を直接接続す
   るための専用通信回線とを具備し、 前記ホスト計算機システムは、 前記専用通信回線を介して前記ターゲツト計算
   機システムの２次記憶装置との間に通信路が確立
   されている状態で、ソフトウエアフアイルを前記
   専用通信回線を介して前記ターゲツト計算機シス
   テムの２次記憶装置へ転送するための手段を備
   え、 かつ前記ターゲツト計算機システムは、 前記専用通信回線による通信路の確立が指示さ
   れた場合に、前記２次記憶装置を前記主制御部の
   制御下から一時的に切り離すかまたは制御を制限
   した状態に設定するための手段と、 この手段により２次記憶装置が主制御部から切
   り離されるかまたは制御が制限された状態で、前
   記ホスト計算機システムから前記専用通信回線を
   介して転送されたソフトウエアフアイルを、前記
   主制御部による制御とは独立して前記２次記憶装
   置内の記憶部に格納すせるための転送フアイル記
   憶制御手段とを備えたことを特徴とするクロスソ
   フトウエア開発・保守システム。