JPH0584965B2 - - Google Patents
Info
- Publication number
- JPH0584965B2 JPH0584965B2 JP60091526A JP9152685A JPH0584965B2 JP H0584965 B2 JPH0584965 B2 JP H0584965B2 JP 60091526 A JP60091526 A JP 60091526A JP 9152685 A JP9152685 A JP 9152685A JP H0584965 B2 JPH0584965 B2 JP H0584965B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- signal
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
〔概要〕
信号遮断回路の誤動作防止において、差動増幅
器を用いて信号遮断回路にヒステリシス特性を付
与することにより、 雑音に対する信号遮断回路の動作を安定にする
ものである。
器を用いて信号遮断回路にヒステリシス特性を付
与することにより、 雑音に対する信号遮断回路の動作を安定にする
ものである。
本発明は信号遮断回路の改良に関する。
自動利得調整回路を備える増幅回路では信号レ
ベルが低下すると、自動的に増幅度を高め、出力
レベルが一定値となる様に利得制御を行なう。し
かし信号レベルが或る限界値以下になると所望の
信号以外の雑音が信号よりも高いレベルとなり信
号の妨害となり、デイジタル回路においては回路
の誤動作を生じる。
ベルが低下すると、自動的に増幅度を高め、出力
レベルが一定値となる様に利得制御を行なう。し
かし信号レベルが或る限界値以下になると所望の
信号以外の雑音が信号よりも高いレベルとなり信
号の妨害となり、デイジタル回路においては回路
の誤動作を生じる。
従つて信号レベルが一定の限界値以下に低下し
たとき、信号の受信を停止させる信号遮断回路の
使用が望まれる。
たとき、信号の受信を停止させる信号遮断回路の
使用が望まれる。
従来、入力信号を整流して得た直流電圧を比較
器に供給し、比較器の基準電圧と比較、入力レベ
ルが基準値を下回わるとき比較器から制御信号を
発生させて信号回路を遮断する手段がある。
器に供給し、比較器の基準電圧と比較、入力レベ
ルが基準値を下回わるとき比較器から制御信号を
発生させて信号回路を遮断する手段がある。
上記従来の信号遮断回路は所定入力レベル以下
の信号に対し出力禁止の機能をもつが、信号レベ
ルが遮断レベルの時これに極めて近いレベルの雑
音が混入すると遮断作用が不安定となり動作と不
動作を繰り返し誤動作を生じる欠点がある。
の信号に対し出力禁止の機能をもつが、信号レベ
ルが遮断レベルの時これに極めて近いレベルの雑
音が混入すると遮断作用が不安定となり動作と不
動作を繰り返し誤動作を生じる欠点がある。
上記の問題点は、監視されるべき信号が入力さ
れる第１のトランジスタTR３と分圧器を介し供
給電源電圧の分圧が入力される第２のトランジス
タTR４とを備え、前記両トランジスタTR３，
TR４のエミツタ側には共通の定電流回路が接続
され、コレクタ側には能動負荷となる第３のトラ
ンジスタTR５及び第４のトランジスタTR６が
接続された差動増幅器と、 前記第３のトランジスタTR５のエミツタは前
記第１のトランジスタTR３のコレクタに接続さ
れると共にコレクタとベースは前記供給電源の一
方に接続され、前記第４のトランジスタTR６の
コレクタは前記第２のトランジスタTR４のコレ
クタに接続され、ベースは前記第１のトランジス
タTR３のコレクタに接続されると共にエミツタ
は前記供給電源の一方に接続されてなる能動負荷
と、 第５のトランジスタTR７で構成され、該第５
のトランジスタTR７のベースが前記第４のトラ
ンジスタTR６のコレクタに接続され、前記第５
のトランジスタTR７のエミツタ・コレクタ間に
よつて前記分圧器の一部の抵抗を橋絡することに
より前記差動増幅器の出力値が増大するように接
続されたスイツチング素子と、 前記スイツチング素子のオン・オフに応じて遮
断信号を送出する第６のトランジスタTR８とを
備えてなることを特徴とする信号遮断回路によつ
て解決される。
れる第１のトランジスタTR３と分圧器を介し供
給電源電圧の分圧が入力される第２のトランジス
タTR４とを備え、前記両トランジスタTR３，
TR４のエミツタ側には共通の定電流回路が接続
され、コレクタ側には能動負荷となる第３のトラ
ンジスタTR５及び第４のトランジスタTR６が
接続された差動増幅器と、 前記第３のトランジスタTR５のエミツタは前
記第１のトランジスタTR３のコレクタに接続さ
れると共にコレクタとベースは前記供給電源の一
方に接続され、前記第４のトランジスタTR６の
コレクタは前記第２のトランジスタTR４のコレ
クタに接続され、ベースは前記第１のトランジス
タTR３のコレクタに接続されると共にエミツタ
は前記供給電源の一方に接続されてなる能動負荷
と、 第５のトランジスタTR７で構成され、該第５
のトランジスタTR７のベースが前記第４のトラ
ンジスタTR６のコレクタに接続され、前記第５
のトランジスタTR７のエミツタ・コレクタ間に
よつて前記分圧器の一部の抵抗を橋絡することに
より前記差動増幅器の出力値が増大するように接
続されたスイツチング素子と、 前記スイツチング素子のオン・オフに応じて遮
断信号を送出する第６のトランジスタTR８とを
備えてなることを特徴とする信号遮断回路によつ
て解決される。
差動増幅器のTR３，TR４はレベル監視され
るべき信号電圧でオン・オフ制御され、TR３が
オフ時TR４がオンとなり、このとき差動増幅器
の能動負荷からTR７７はオン電圧を供給され、
TR８をオフとして、回路からハイレベルの電圧
を出力する、またTR３がオンTR４がオフ時、
TR８はオンとなり、回路からローレベルの電圧
を出力する。
るべき信号電圧でオン・オフ制御され、TR３が
オフ時TR４がオンとなり、このとき差動増幅器
の能動負荷からTR７７はオン電圧を供給され、
TR８をオフとして、回路からハイレベルの電圧
を出力する、またTR３がオンTR４がオフ時、
TR８はオンとなり、回路からローレベルの電圧
を出力する。
この場合、信号遮断回路を遮断状態にするTR
４の入力電圧と遮断状態に切り替わつた後の電圧
は、TR７がオン，オフすることによつて変わる
ため、反転に要するTR３の入力電流にも差を生
じ、信号遮断時の入力信号レベルに比較してより
高いレベル入力レベルでないと回復しないので遮
断復旧にヒステリシスをもち、信号遮断回路の動
作が安定になる。
４の入力電圧と遮断状態に切り替わつた後の電圧
は、TR７がオン，オフすることによつて変わる
ため、反転に要するTR３の入力電流にも差を生
じ、信号遮断時の入力信号レベルに比較してより
高いレベル入力レベルでないと回復しないので遮
断復旧にヒステリシスをもち、信号遮断回路の動
作が安定になる。
図示実施例に従い本発明の信号遮断回路を詳細
に説明する。
に説明する。
第１図は信号遮断回路の接続図を本発明の一実
施例につき示す。
施例につき示す。
図において、
TR１〜TR８はトランジスタ、またＲ１〜Ｒ
７は抵抗である。
７は抵抗である。
TR３とTR４は差動増幅器、TR２は定電流供
給回路、TR５とTR６は能動負荷を構成するト
ランジスタである。
給回路、TR５とTR６は能動負荷を構成するト
ランジスタである。
TR３のベース電極に入力信号の整流電圧Vin
が供給される。
が供給される。
TR１はダイオード接続のトランジスタで、Ｒ
２，Ｒ３，Ｒ４，Ｒ５からなる分圧器によつて
TR４のベースにバイアス電圧Vxを供給する。
２，Ｒ３，Ｒ４，Ｒ５からなる分圧器によつて
TR４のベースにバイアス電圧Vxを供給する。
Ｒ４とＲ５には並列にTR７が接続され、その
ベース電極には能動負荷からスイツチング信号が
与えられる。
ベース電極には能動負荷からスイツチング信号が
与えられる。
TR８はＲ４とＲ５の接続点にそのベース電極
が接続され信号遮断を行うためのメインスイツチ
ング素子である。
が接続され信号遮断を行うためのメインスイツチ
ング素子である。
本回路の動作は次の通りである。
TR３の入力電流Iinの初期値が０のときTR１
を介し分圧器を流れる電流i1はTR１−Ｒ２−Ｒ
３を通り、差動増幅器のTR３はオフ、TR４は
オンである。
を介し分圧器を流れる電流i1はTR１−Ｒ２−Ｒ
３を通り、差動増幅器のTR３はオフ、TR４は
オンである。
TR３オフ時、TR６はオフ、TR７はオンとな
り、Ｒ４，Ｒ５には電流が流れずTR８はオフと
なり出力はハイレベルとなる。
り、Ｒ４，Ｒ５には電流が流れずTR８はオフと
なり出力はハイレベルとなる。
従つて電流ｉ１はTR１−Ｒ２−Ｒ３−TR７
−Ｒ７の径路をとり、TR４の入力電圧Vxは Vx＝（Ｅ−VBE1）（R3＋R7）／（R2＋R3＋
R7）となる。
−Ｒ７の径路をとり、TR４の入力電圧Vxは Vx＝（Ｅ−VBE1）（R3＋R7）／（R2＋R3＋
R7）となる。
今、電源電圧Ｅ：5V，TR１のVBE１：
0.65V，Ｒ２：1.5kΩ，Ｒ３：8.4kΩ，Ｒ７：
0.5kΩとすると、 Vx＝3.81V となる。
0.65V，Ｒ２：1.5kΩ，Ｒ３：8.4kΩ，Ｒ７：
0.5kΩとすると、 Vx＝3.81V となる。
この場合、差動増幅器のTR３の入力電圧Vin
が3.81Vを超過すると出力が反転する。
が3.81Vを超過すると出力が反転する。
能動負荷TR５，TR６はTR４オフのときTR
６をオフさせTR７もオフとし、電流ｉ１はＲ
４，Ｒ５を介し流れ，TR８をオンさせ出力をロ
ーレベルとし、遮断信号を出す。
６をオフさせTR７もオフとし、電流ｉ１はＲ
４，Ｒ５を介し流れ，TR８をオンさせ出力をロ
ーレベルとし、遮断信号を出す。
遮断が始まるときの入力電流Iinは
Vin＝Ｅ−（VBE1＋Iin xR1）
より、Vin：3.81V，R1：10kΩとすると
Iin≒0.054mA ……(1)
となる。この値は入力信号遮断が起こる時の入力
レベルに対応する電流値である。
レベルに対応する電流値である。
遮断状態になつてからのVxは次式にて与えら
れる。
れる。
Vx＝（Ｅ−VEB1−VEB8）（R3＋R4）／（R2
＋R3＋R4）＋VBE8 数値計算すると、 Vx≒3.96V また、 Iin≒0.0385mA ……(2) となる。
＋R3＋R4）＋VBE8 数値計算すると、 Vx≒3.96V また、 Iin≒0.0385mA ……(2) となる。
遮断時の電流１と復旧時必要な電流２の間には
20log0.045／0.0385≒3dB
の相違が得られ、一旦遮断が発生すると3dB以上
レベルが大きくならなければ復旧が行われず、回
路の誤動作は生じない。
レベルが大きくならなければ復旧が行われず、回
路の誤動作は生じない。
以上のべたように、本発明は信号入力レベルの
小さい場合の信号遮断回路の誤動作を解消させる
ものであり、その作用効果はきわめて大きい。
小さい場合の信号遮断回路の誤動作を解消させる
ものであり、その作用効果はきわめて大きい。
第１図は信号遮断回路の本発明の一実施例であ
る。 図において、TR１〜TR８はトランジスタ、
Ｒ１〜Ｒ７は抵抗で、TR３とTR４は差動増幅
器を構成するトランジスタ、TR２は差動増幅器
の定電流供給回路を構成するトランジスタ、TR
５とTR６は差動増幅器の能動負荷、VinはTR３
の入力信号の電圧、IinはTR３の入力信号の電
流、VxはTR４の入力電圧、Ｅは電源電圧、を
示す。
る。 図において、TR１〜TR８はトランジスタ、
Ｒ１〜Ｒ７は抵抗で、TR３とTR４は差動増幅
器を構成するトランジスタ、TR２は差動増幅器
の定電流供給回路を構成するトランジスタ、TR
５とTR６は差動増幅器の能動負荷、VinはTR３
の入力信号の電圧、IinはTR３の入力信号の電
流、VxはTR４の入力電圧、Ｅは電源電圧、を
示す。
Claims (1)
- 【特許請求の範囲】 １ 監視されるべき信号が入力される第１のトラ
ンジスタTR３と分圧器を介し供給電源電圧の分
圧が入力される第２のトランジスタTR４とを備
え、前記両トランジスタTR３，TR４のエミツ
タ側には共通の定電流回路が接続され、コレクタ
側には能動負荷となる第３のトランジスタTR５
及び第４のトランジスタTR６が接続された差動
増幅器と、 前記第３のトランジスタTR５のエミツタは前
記第１のトランジスタTR３のコレクタに接続さ
れると共にコレクタとベースは前記供給電源の一
方に接続され、前記第４のトランジスタTR６の
コレクタは前記第２のトランジスタTR４のコレ
クタに接続され、ベースは前記第１のトランジス
タTR３のコレクタに接続されると共にエミツタ
は前記供給電源の一方に接続されてなる能動負荷
と、 第５のトランジスタTR７で構成され、該第５
のトランジスタTR７のベースが前記第４のトラ
ンジスタTR６のコレクタに接続され、前記第５
のトランジスタTR７のエミツタ・コレクタ間に
よつて前記分圧器の一部の抵抗を橋絡することに
より前記差動増幅器の出力値が増大するように接
続されたスイツチング素子と、 前記スイツチング素子のオン・オフに応じて遮
断信号を送出する第６のトランジスタTR８とを
備えてなることを特徴とする信号遮断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9152685A JPS61251218A (ja) | 1985-04-27 | 1985-04-27 | 信号遮断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9152685A JPS61251218A (ja) | 1985-04-27 | 1985-04-27 | 信号遮断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251218A JPS61251218A (ja) | 1986-11-08 |
| JPH0584965B2 true JPH0584965B2 (ja) | 1993-12-03 |
Family
ID=14028869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9152685A Granted JPS61251218A (ja) | 1985-04-27 | 1985-04-27 | 信号遮断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61251218A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332696A (ja) * | 2000-05-24 | 2001-11-30 | Nec Corp | 基板電位検知回路及び基板電位発生回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595744A (ja) * | 1982-06-30 | 1984-01-12 | Matsushita Electric Ind Co Ltd | スイツチング回路 |
-
1985
- 1985-04-27 JP JP9152685A patent/JPS61251218A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61251218A (ja) | 1986-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2636829B2 (ja) | 差動回路 | |
| US5059921A (en) | Amplifier having two operating modes | |
| JPH0522929B2 (ja) | ||
| JP3779838B2 (ja) | 電流制限回路 | |
| JPH0584965B2 (ja) | ||
| JPH0318949Y2 (ja) | ||
| JPH0145150Y2 (ja) | ||
| JPH02113314A (ja) | 定電圧装置 | |
| JP3664224B2 (ja) | パワードライブ回路 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JPH0513046Y2 (ja) | ||
| JPH0218705Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPS6214725Y2 (ja) | ||
| JPH0346579Y2 (ja) | ||
| JPH0546097Y2 (ja) | ||
| JPH01305609A (ja) | 出力回路 | |
| JPS6218979Y2 (ja) | ||
| JPS587686Y2 (ja) | オ−デイオアンプ | |
| JPS6325768Y2 (ja) | ||
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JPH0518287B2 (ja) | ||
| JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
| JPS6223136Y2 (ja) | ||
| JPH04125710A (ja) | 定電圧電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |