JPH058864B2 - - Google Patents
Info
- Publication number
- JPH058864B2 JPH058864B2 JP61189094A JP18909486A JPH058864B2 JP H058864 B2 JPH058864 B2 JP H058864B2 JP 61189094 A JP61189094 A JP 61189094A JP 18909486 A JP18909486 A JP 18909486A JP H058864 B2 JPH058864 B2 JP H058864B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- opening
- film
- disconnected
- laser light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive
- H10W20/492—Antifuses, i.e. interconnections changeable from non-conductive to conductive changeable by the use of an external beam, e.g. laser beam or ion beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/093—Laser beam treatment in general
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明の半導体装置の製造方法は、絶縁膜にア
スペクト比の高いコンタクトホールを形成する工
程と、前記コンタクトホールの段差部分において
Al配線が断線するように該コンタクトホールを
経由して前記絶縁体の上に該Al配線を形成する
工程と、前記Al配線の断線部分を接続する必要
があるとき、前記Al配線の上方からエキシマレ
ーザ光のパルスを照射し、これにより溶融した
Alの前記コンタクトホールへの流れ込みにより
該Al配線の断線部分の接続又は該コンタクトホ
ールを介して前記絶縁膜の下の他の導電膜や導電
領域に接続する工程とを有することを特徴とす
る。
スペクト比の高いコンタクトホールを形成する工
程と、前記コンタクトホールの段差部分において
Al配線が断線するように該コンタクトホールを
経由して前記絶縁体の上に該Al配線を形成する
工程と、前記Al配線の断線部分を接続する必要
があるとき、前記Al配線の上方からエキシマレ
ーザ光のパルスを照射し、これにより溶融した
Alの前記コンタクトホールへの流れ込みにより
該Al配線の断線部分の接続又は該コンタクトホ
ールを介して前記絶縁膜の下の他の導電膜や導電
領域に接続する工程とを有することを特徴とす
る。
すなわち本発明によれば、予め形成されたアス
ペクト比の高いコンタクトホールによる所定の
Al配線を断線させ、必要に応じてエキシマレー
ザ光のパルスを照射することにより、該Al配線
の断線部分の接続又は該コンタクトホールを介し
て前記絶縁膜の下の他の導電膜や導電領域に容易
に接続することができるので、マスタースライス
等に適用すれば特に有効である。また断線は極め
て小さいコンタクトホールにより形成されるもの
であるから断線形成のための占有面積は小さくて
よく、従つて素子の高集積化に適している。
ペクト比の高いコンタクトホールによる所定の
Al配線を断線させ、必要に応じてエキシマレー
ザ光のパルスを照射することにより、該Al配線
の断線部分の接続又は該コンタクトホールを介し
て前記絶縁膜の下の他の導電膜や導電領域に容易
に接続することができるので、マスタースライス
等に適用すれば特に有効である。また断線は極め
て小さいコンタクトホールにより形成されるもの
であるから断線形成のための占有面積は小さくて
よく、従つて素子の高集積化に適している。
本発明は半導体装置の製造方法に関するもので
あり、更に詳しく言えば所定の位置において予め
断線するように形成しておいてAl配線を、その
後の工程において容易に接続する方法に関するも
のである。
あり、更に詳しく言えば所定の位置において予め
断線するように形成しておいてAl配線を、その
後の工程において容易に接続する方法に関するも
のである。
半導体集積回路において、予め基本となる回路
構成部分を形成しておき、その後配線の接続関係
を変えるだけで幾種類もの回路を構成することの
できるマスタースライス方式が知られている。
構成部分を形成しておき、その後配線の接続関係
を変えるだけで幾種類もの回路を構成することの
できるマスタースライス方式が知られている。
第２図は配線の接続関係を変える従来例の方法
を説明する断面図である。１はSi基板、２はSi基
板１に形成されたSiO2膜、３は層間絶縁膜とし
てのPSG膜である。４は逆ヒユーズ素子（当初、
断線状態におり、後に接続させるものであるから
便宜上このように称する。）としてのポリSi膜で
あり、Al膜５とコンタクトする領域は高濃度の
リンがドープされて低抵抗となつているが、中央
部はノンドープによりほぼ絶縁体として機能して
いる。
を説明する断面図である。１はSi基板、２はSi基
板１に形成されたSiO2膜、３は層間絶縁膜とし
てのPSG膜である。４は逆ヒユーズ素子（当初、
断線状態におり、後に接続させるものであるから
便宜上このように称する。）としてのポリSi膜で
あり、Al膜５とコンタクトする領域は高濃度の
リンがドープされて低抵抗となつているが、中央
部はノンドープによりほぼ絶縁体として機能して
いる。
ところで所定の回路を構成するため、第２図に
示すヒユーズ素子としてのポリSi膜４を導電体と
して機能させる必要がある場合がある。従来の方
法によれば、精度良く位置合わせした後、連続波
のレーザ光を一点にスポツト照射することによ
り、高濃度のリンドープ領域からリンを中央部の
領域に拡散させ、該領域を導電化して電気的に導
通させている。
示すヒユーズ素子としてのポリSi膜４を導電体と
して機能させる必要がある場合がある。従来の方
法によれば、精度良く位置合わせした後、連続波
のレーザ光を一点にスポツト照射することによ
り、高濃度のリンドープ領域からリンを中央部の
領域に拡散させ、該領域を導電化して電気的に導
通させている。
しかし、かかる従来の方法によれば、特別の逆
ヒユーズ素子形成領域を必要とするものであるか
ら、その分集積度の低下を招くとともに、製造工
程の複雑化を招くことになる。
ヒユーズ素子形成領域を必要とするものであるか
ら、その分集積度の低下を招くとともに、製造工
程の複雑化を招くことになる。
本発明はかかる従来の問題点に鑑みて創作され
たものであり、高集積化が可能で、かつ配線の接
続を必要に応じて容易に行なうことのできる半導
体装置の製造方法の提供を目的とする。
たものであり、高集積化が可能で、かつ配線の接
続を必要に応じて容易に行なうことのできる半導
体装置の製造方法の提供を目的とする。
本発明のマスタースライス方式の半導体装置の
製造方法は、絶縁膜に開口部を形成する工程と、
前記開口部の段差部分においてAl配線が断線す
るように該開口部を経由して前記絶縁膜の上に該
Al配線を形成する工程と、前記Al配線の断線部
分を接続する必要があるとき、前記Al配線上方
からエキシマレーザ光のパルスを照射し、これに
より溶融したAlの前記開口部への流れ込みによ
り該Al配線の断線部分の接続又は該開口部を介
して前記絶縁膜の下の他の導電膜や導電領域に接
続する工程とを有することを特徴とする。
製造方法は、絶縁膜に開口部を形成する工程と、
前記開口部の段差部分においてAl配線が断線す
るように該開口部を経由して前記絶縁膜の上に該
Al配線を形成する工程と、前記Al配線の断線部
分を接続する必要があるとき、前記Al配線上方
からエキシマレーザ光のパルスを照射し、これに
より溶融したAlの前記開口部への流れ込みによ
り該Al配線の断線部分の接続又は該開口部を介
して前記絶縁膜の下の他の導電膜や導電領域に接
続する工程とを有することを特徴とする。
本発明のマスタースライス方式の半導体装置の
製造方法によれば、開口部の段差部分において予
めAl配線を断線させている。そして、所定の回
路を作製するために断線させていたAl配線の接
続が必要な場合には、特定の開口部付近にエキシ
マレーザ光をパルス照射してAlを該開口部に流
し込んでAl配線を接続させるものである。
製造方法によれば、開口部の段差部分において予
めAl配線を断線させている。そして、所定の回
路を作製するために断線させていたAl配線の接
続が必要な場合には、特定の開口部付近にエキシ
マレーザ光をパルス照射してAlを該開口部に流
し込んでAl配線を接続させるものである。
本発明によれば、開口部および外界後部の周辺
のAl配線を溶融させればよいので、照射位置の
厳密な設定は要求されない。また、Al配線を切
断するのではなく、Al配線を溶融するのである
から、照射エネルギーは低くてよい。従つて、エ
キシマレーザ光を照射したときに、下地の絶縁膜
を破壊したり、Alが飛び散つて配線間がシヨー
トすることもなく、簡便にマスタースライス方式
の半導体集積回路装置を作製することができる。
のAl配線を溶融させればよいので、照射位置の
厳密な設定は要求されない。また、Al配線を切
断するのではなく、Al配線を溶融するのである
から、照射エネルギーは低くてよい。従つて、エ
キシマレーザ光を照射したときに、下地の絶縁膜
を破壊したり、Alが飛び散つて配線間がシヨー
トすることもなく、簡便にマスタースライス方式
の半導体集積回路装置を作製することができる。
次に図を参照さながら本発明の実施例について
説明する。第１図ａ〜ｃは本発明の実施例に係る
半導体装置の製造方法を説明する図である。
説明する。第１図ａ〜ｃは本発明の実施例に係る
半導体装置の製造方法を説明する図である。
(1) まず第１図ａに示すようにう、Si基板６の上
にSiO2膜７を形成し、更にその上に第１の配
線用のAl膜８を形成する。次いでPSG膜９を
形成した後、バターニングして開口部１０を形
成する。このとき開口部１０のアスペクト比
（開口部の深さ／開口部の口径）は充分大きく
とつている。例えば開口部の深さ＝1μ、開口
部の口径＝1μとする。
にSiO2膜７を形成し、更にその上に第１の配
線用のAl膜８を形成する。次いでPSG膜９を
形成した後、バターニングして開口部１０を形
成する。このとき開口部１０のアスペクト比
（開口部の深さ／開口部の口径）は充分大きく
とつている。例えば開口部の深さ＝1μ、開口
部の口径＝1μとする。
(2) 次にスパツタ法によりAl膜１１を全面に形
成した後に、パターニングして第２の配線用の
Al膜１１を形成する。同図ｂに示すように、
開口部１０のアスペクト比が大きいので、Al
膜１１は該開口部で断線している。このため
Al膜８とAl膜１１とは電気的に接続されてい
ない。
成した後に、パターニングして第２の配線用の
Al膜１１を形成する。同図ｂに示すように、
開口部１０のアスペクト比が大きいので、Al
膜１１は該開口部で断線している。このため
Al膜８とAl膜１１とは電気的に接続されてい
ない。
(3) 次いで同図ｃに示すように、Al膜１１の上
方からエキシマレーザ光をパルス照射すると、
該Al膜１１が除去に溶融して開口部１０に流
入する。これにより開口部１０はAl膜１１に
よつて完全に埋め込まれるので、Al膜８とAl
膜１１とが接続して電気的にも導通状態とな
る。
方からエキシマレーザ光をパルス照射すると、
該Al膜１１が除去に溶融して開口部１０に流
入する。これにより開口部１０はAl膜１１に
よつて完全に埋め込まれるので、Al膜８とAl
膜１１とが接続して電気的にも導通状態とな
る。
なお、このとき用いるエキシマレーザ光は例え
ばArFエキシマレーザ光（波長；193nm）であ
り、照射条件はエネルギー強度10J／cm2、パルス
幅；15nsである。なおエネルギー強度が3J／cm2以
下のときあまり効果がなく、一方15J／cm2以上に
なるとAl膜８の損傷が生じる。したがつてエネ
ルギー強度としては５〜12J／cm2が望ましい。ま
たパルス幅をあまり長くしたり（例えば1μs）、あ
るいはパルスではなく連続波を照射するときも
Al膜８の損傷が生じ、好ましくない。エキシマ
レーザ光としては、その他、KrF2エミシマレー
ザ光（波長；248nｍ）やXeClエキシマレーザ光
（波長；308nｍ）等も使用可能である。
ばArFエキシマレーザ光（波長；193nm）であ
り、照射条件はエネルギー強度10J／cm2、パルス
幅；15nsである。なおエネルギー強度が3J／cm2以
下のときあまり効果がなく、一方15J／cm2以上に
なるとAl膜８の損傷が生じる。したがつてエネ
ルギー強度としては５〜12J／cm2が望ましい。ま
たパルス幅をあまり長くしたり（例えば1μs）、あ
るいはパルスではなく連続波を照射するときも
Al膜８の損傷が生じ、好ましくない。エキシマ
レーザ光としては、その他、KrF2エミシマレー
ザ光（波長；248nｍ）やXeClエキシマレーザ光
（波長；308nｍ）等も使用可能である。
第３図は本発明の別の実施例を説明するための
断面図である。図示するように、この場合には第
１図と異なりPSG膜１２の下にAl膜を形成して
いない。Al膜１４はアスペクト比の大きい開口
部１３のため断線しているが、接続する必要があ
るときは、第１図の実施例で説明したように、開
口部１３およびその周辺部にエキシマレーザ光の
パルスを照射すればよい。すなわち第３図の実施
例は、単にAl膜１４を接続する必要があるとき
に利用することができる。なお開口部の大きさ
は、Al膜のパターン幅より大きいとする。
断面図である。図示するように、この場合には第
１図と異なりPSG膜１２の下にAl膜を形成して
いない。Al膜１４はアスペクト比の大きい開口
部１３のため断線しているが、接続する必要があ
るときは、第１図の実施例で説明したように、開
口部１３およびその周辺部にエキシマレーザ光の
パルスを照射すればよい。すなわち第３図の実施
例は、単にAl膜１４を接続する必要があるとき
に利用することができる。なお開口部の大きさ
は、Al膜のパターン幅より大きいとする。
第４図は本発明の更に別の実施例を説明するた
めの断面図である。図示するように、この場合に
はSiO2膜１５の開口部１７の下に不純物領域１
６が形成されている。Al膜１８はアスペクト比
の大きい開口部１７により断線しているが、接続
する必要があるときは、第１図の実施例で説明し
たように、開口部１７およびその周辺部にエキシ
マレーザ光のパルスを照射すればよい。これによ
りAl膜１８と不純物領域１６とをコンタクトさ
せることができる。
めの断面図である。図示するように、この場合に
はSiO2膜１５の開口部１７の下に不純物領域１
６が形成されている。Al膜１８はアスペクト比
の大きい開口部１７により断線しているが、接続
する必要があるときは、第１図の実施例で説明し
たように、開口部１７およびその周辺部にエキシ
マレーザ光のパルスを照射すればよい。これによ
りAl膜１８と不純物領域１６とをコンタクトさ
せることができる。
以上説明したように、本発明によれば、絶縁膜
の開口部の段差部分を利用して予め断線させてい
たAl配線を、回路配線上、接続が必要な場合に
は、該開口部付近にエキシマレーザ光のパルスを
照射して溶融させればよく、これにより、該Al
配線の断線部分の接続又は該開口部を介して前記
絶縁膜の下の他の導電膜や導電領域に接続するこ
とが可能であるので、所定のマスタースライス方
式の半導体集積回路を簡便に作製することができ
る。
の開口部の段差部分を利用して予め断線させてい
たAl配線を、回路配線上、接続が必要な場合に
は、該開口部付近にエキシマレーザ光のパルスを
照射して溶融させればよく、これにより、該Al
配線の断線部分の接続又は該開口部を介して前記
絶縁膜の下の他の導電膜や導電領域に接続するこ
とが可能であるので、所定のマスタースライス方
式の半導体集積回路を簡便に作製することができ
る。
第１図は本発明の実施例に係る半導体装置の製
造方法を説明する断面図、第２図は従来例の半導
体装置の製造方法を説明する断面図、第３図は本
発明の別の実施例に係る半導体装置の製造方法を
説明する断面図、第４図は本発明の更に別の実施
例に係る半導体装置の製造方法を説明する断面図
である。 （符号の説明）、１，６……Si基板、２，７，
１５……SiO2膜、３，９，１２……PSG膜、４
……ポリSi膜、５，８，１１，１４，１８……
Al膜、１０，１３，１７……開口部、１６……
不純物領域。
造方法を説明する断面図、第２図は従来例の半導
体装置の製造方法を説明する断面図、第３図は本
発明の別の実施例に係る半導体装置の製造方法を
説明する断面図、第４図は本発明の更に別の実施
例に係る半導体装置の製造方法を説明する断面図
である。 （符号の説明）、１，６……Si基板、２，７，
１５……SiO2膜、３，９，１２……PSG膜、４
……ポリSi膜、５，８，１１，１４，１８……
Al膜、１０，１３，１７……開口部、１６……
不純物領域。
Claims (1)
- 【特許請求の範囲】 １ 絶縁膜に開口部を形成する工程と、 前記開口部の段差部分においてAl配線が断線
するように該開口部を経由して前記絶縁膜の上に
該Al配線を形成する工程と、 前記Al配線の断線部分を接続する必要がある
とき、前記Al配線の上方からエキシマレーザ光
のパルスを照射し、これより溶融したAlの前記
開口部への流れ込みにより該Al配線の断線部分
の接続又は該開口部を介して前記絶縁膜の下の他
の導電膜や導電領域に接続する工程とを有するこ
とを特徴とするマスタースライス方式の半導体装
置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189094A JPS6344739A (ja) | 1986-08-12 | 1986-08-12 | 半導体装置の製造方法 |
| DE8787111603T DE3783404T2 (de) | 1986-08-12 | 1987-08-11 | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. |
| KR1019870008776A KR910004038B1 (ko) | 1986-08-12 | 1987-08-11 | 반도체 장치의 금속배선용 활성화 가능 도통링크 및 그의 제조 및 활성화 방법 |
| EP87111603A EP0256494B1 (en) | 1986-08-12 | 1987-08-11 | Activatable conductive links for semiconductor devices |
| US07/344,525 US4968643A (en) | 1986-08-12 | 1989-04-26 | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189094A JPS6344739A (ja) | 1986-08-12 | 1986-08-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6344739A JPS6344739A (ja) | 1988-02-25 |
| JPH058864B2 true JPH058864B2 (ja) | 1993-02-03 |
Family
ID=16235236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61189094A Granted JPS6344739A (ja) | 1986-08-12 | 1986-08-12 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4968643A (ja) |
| EP (1) | EP0256494B1 (ja) |
| JP (1) | JPS6344739A (ja) |
| KR (1) | KR910004038B1 (ja) |
| DE (1) | DE3783404T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5070392A (en) * | 1988-03-18 | 1991-12-03 | Digital Equipment Corporation | Integrated circuit having laser-alterable metallization layer |
| US5250465A (en) * | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
| US5451811A (en) * | 1991-10-08 | 1995-09-19 | Aptix Corporation | Electrically programmable interconnect element for integrated circuits |
| US5321322A (en) * | 1991-11-27 | 1994-06-14 | Aptix Corporation | Programmable interconnect architecture without active devices |
| WO1993012582A1 (en) * | 1991-12-13 | 1993-06-24 | Knights Technology, Inc. | Programmable logic device cell and method |
| JPH0799791B2 (ja) * | 1992-04-15 | 1995-10-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 透明基板上の回路ライン接続方法 |
| JPH06124913A (ja) * | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
| KR960009996B1 (ko) * | 1992-08-24 | 1996-07-25 | 금성일렉트론 주식회사 | 반도체 소자의 리페어장치 및 그 배치방법 |
| US5453402A (en) * | 1992-12-15 | 1995-09-26 | Advanced Micro Devices, Inc. | Selective metal via plug growth technology for deep sub-micrometer ULSI |
| JPH06260441A (ja) * | 1993-03-03 | 1994-09-16 | Nec Corp | 半導体装置の製造方法 |
| US5861325A (en) * | 1994-03-10 | 1999-01-19 | Massachusetts Institute Of Technology | Technique for producing interconnecting conductive links |
| US5920789A (en) * | 1994-10-11 | 1999-07-06 | Massachusetts Institute Of Technology | Technique for producing interconnecting conductive links |
| US5585602A (en) * | 1995-01-09 | 1996-12-17 | Massachusetts Institute Of Technology | Structure for providing conductive paths |
| KR100363410B1 (ko) | 1994-03-10 | 2003-02-11 | 메사추세츠 인스티튜트 오브 테크놀로지 | 상호접속용도전링크제조방법 |
| US5940727A (en) * | 1994-10-11 | 1999-08-17 | Massachusetts Institute Of Technology | Technique for producing interconnecting conductive links |
| TW278229B (en) * | 1994-12-29 | 1996-06-11 | Siemens Ag | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure |
| JP3160198B2 (ja) * | 1995-02-08 | 2001-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | デカップリング・コンデンサが形成された半導体基板及びこれの製造方法 |
| US5731047A (en) * | 1996-11-08 | 1998-03-24 | W.L. Gore & Associates, Inc. | Multiple frequency processing to improve electrical resistivity of blind micro-vias |
| JPH10229125A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体装置 |
| US6288437B1 (en) * | 1999-02-26 | 2001-09-11 | Micron Technology, Inc. | Antifuse structures methods and applications |
| US6472253B1 (en) * | 1999-11-15 | 2002-10-29 | Vlsi Technology, Inc. | Programmable semiconductor device structures and methods for making the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780738A (en) * | 1980-11-07 | 1982-05-20 | Seiko Epson Corp | Semiconductor integrated device |
| US4585490A (en) * | 1981-12-07 | 1986-04-29 | Massachusetts Institute Of Technology | Method of making a conductive path in multi-layer metal structures by low power laser beam |
| JPS5996746A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
| ATE56310T1 (de) * | 1984-06-27 | 1990-09-15 | Contraves Ag | Verfahren zur herstellung eines basismaterials fuer eine hybridschaltung. |
| US4674176A (en) * | 1985-06-24 | 1987-06-23 | The United States Of America As Represented By The United States Department Of Energy | Planarization of metal films for multilevel interconnects by pulsed laser heating |
| US4681795A (en) * | 1985-06-24 | 1987-07-21 | The United States Of America As Represented By The Department Of Energy | Planarization of metal films for multilevel interconnects |
| US4814578A (en) * | 1985-06-24 | 1989-03-21 | The United States Of America As Represented By The Department Of Energy | Planarization of metal films for multilevel interconnects |
| JPS62293740A (ja) * | 1986-06-13 | 1987-12-21 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1986
- 1986-08-12 JP JP61189094A patent/JPS6344739A/ja active Granted
-
1987
- 1987-08-11 EP EP87111603A patent/EP0256494B1/en not_active Expired - Lifetime
- 1987-08-11 KR KR1019870008776A patent/KR910004038B1/ko not_active Expired
- 1987-08-11 DE DE8787111603T patent/DE3783404T2/de not_active Expired - Fee Related
-
1989
- 1989-04-26 US US07/344,525 patent/US4968643A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0256494B1 (en) | 1993-01-07 |
| KR910004038B1 (ko) | 1991-06-22 |
| DE3783404D1 (de) | 1993-02-18 |
| EP0256494A3 (en) | 1988-07-27 |
| JPS6344739A (ja) | 1988-02-25 |
| DE3783404T2 (de) | 1993-05-06 |
| US4968643A (en) | 1990-11-06 |
| EP0256494A2 (en) | 1988-02-24 |
| KR880003407A (ko) | 1988-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH058864B2 (ja) | ||
| KR900004268B1 (ko) | 반도체 장치 제조방법 | |
| US5065221A (en) | Trimming resistor element for microelectronic circuit | |
| US4585490A (en) | Method of making a conductive path in multi-layer metal structures by low power laser beam | |
| US6844609B2 (en) | Antifuse with electrostatic assist | |
| JP3065512B2 (ja) | プログラマブル・ヒューズ構造 | |
| US4258078A (en) | Metallization for integrated circuits | |
| JP2728412B2 (ja) | 半導体装置 | |
| US4960729A (en) | Integrated circuits and a method for manufacture thereof | |
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| US4810663A (en) | Method of forming conductive path by low power laser pulse | |
| US6191486B1 (en) | Technique for producing interconnecting conductive links | |
| US5288664A (en) | Method of forming wiring of semiconductor device | |
| EP0581867A1 (en) | Method of laser trimming and resulting ic | |
| US5920789A (en) | Technique for producing interconnecting conductive links | |
| US5861325A (en) | Technique for producing interconnecting conductive links | |
| US5940727A (en) | Technique for producing interconnecting conductive links | |
| GB2023926A (en) | Conductors for semiconductor devices | |
| JPS6348838A (ja) | 半導体装置の製造方法 | |
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3012011B2 (ja) | 半導体装置の製造方法 | |
| JPH079942B2 (ja) | 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路 | |
| KR100325300B1 (ko) | 퓨즈 및 그의 제조 방법 | |
| JPH01181545A (ja) | 半導体装置 | |
| JPS6344738A (ja) | 半導体装置の製造方法 |