JPH0593761A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0593761A JPH0593761A JP3255443A JP25544391A JPH0593761A JP H0593761 A JPH0593761 A JP H0593761A JP 3255443 A JP3255443 A JP 3255443A JP 25544391 A JP25544391 A JP 25544391A JP H0593761 A JPH0593761 A JP H0593761A
- Authority
- JP
- Japan
- Prior art keywords
- circuit block
- circuit
- test terminal
- signal
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】一本のテスト端子だけで回路ブロックの制御性
をあげることのできる半導体集積回路を提供する。 【構成】一本のテスト端子３と、２つの回路ブロック
１、２の間に前段の回路ブロック１の出力信号の正転信
号と反転信号を選択的に後段の回路ブロック２に伝送す
る選択手段４を設ける。回路ブロック２のテストをする
ために回路ブロック２の入力信号を反転させたい時はテ
スト端子３をロウレベルにすることにより実現できる。
さらに、回路ブロック２の入力信号を元に戻すにはテス
ト端子３をハイレベルにすればよい。つまり、前段の回
路ブロック１を動作させることなく後段の回路ブロック
２の入力信号の制御が容易にできる。
をあげることのできる半導体集積回路を提供する。 【構成】一本のテスト端子３と、２つの回路ブロック
１、２の間に前段の回路ブロック１の出力信号の正転信
号と反転信号を選択的に後段の回路ブロック２に伝送す
る選択手段４を設ける。回路ブロック２のテストをする
ために回路ブロック２の入力信号を反転させたい時はテ
スト端子３をロウレベルにすることにより実現できる。
さらに、回路ブロック２の入力信号を元に戻すにはテス
ト端子３をハイレベルにすればよい。つまり、前段の回
路ブロック１を動作させることなく後段の回路ブロック
２の入力信号の制御が容易にできる。
Description
【０００１】
【産業上の利用分野】本発明は複数の回路ブロックで構
成される半導体集積回路に関する。
成される半導体集積回路に関する。
【０００２】
【従来の技術】従来の技術では、ある回路ブロックの制
御性をあげるために該回路ブロックと前段の回路ブロッ
クの間に図２のようにテスト端子８と、テスト信号入力
端子９と、前記テスト端子９により前記テスト信号入力
端子９からの入力信号と回路ブロック５の出力信号を選
択して回路ブロック６に伝送する選択回路７で構成され
ていた。
御性をあげるために該回路ブロックと前段の回路ブロッ
クの間に図２のようにテスト端子８と、テスト信号入力
端子９と、前記テスト端子９により前記テスト信号入力
端子９からの入力信号と回路ブロック５の出力信号を選
択して回路ブロック６に伝送する選択回路７で構成され
ていた。
【０００３】
【発明が解決しようとする課題】しかし従来の技術で
は、テスト端子とテスト信号入力端子の二本のテスト専
用端子を設ける必要があった。
は、テスト端子とテスト信号入力端子の二本のテスト専
用端子を設ける必要があった。
【０００４】そこで本発明は、一本のテスト端子だけで
回路ブロックの制御性をあげることのできる半導体集積
回路を提供することを目的とする。
回路ブロックの制御性をあげることのできる半導体集積
回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
は、複数の回路ブロックで構成される半導体集積回路に
おいて、一本のテスト端子と、２つの回路ブロックの間
に前記テスト端子により前段の回路ブロックの出力信号
の正転信号と反転信号を選択的に後段の回路ブロックに
伝送する選択手段を有することを特徴とする。
は、複数の回路ブロックで構成される半導体集積回路に
おいて、一本のテスト端子と、２つの回路ブロックの間
に前記テスト端子により前段の回路ブロックの出力信号
の正転信号と反転信号を選択的に後段の回路ブロックに
伝送する選択手段を有することを特徴とする。
【０００６】
【作用】本発明の上記の構成によれば、テスト端子によ
り前段の回路ブロックの出力信号の正転信号と反転信号
を選択的に後段の回路ブロックに伝送することができ
る。
り前段の回路ブロックの出力信号の正転信号と反転信号
を選択的に後段の回路ブロックに伝送することができ
る。
【０００７】
【実施例】図１は本発明の半導体集積回路の実施例であ
る。１は回路ブロック、３はテスト端子、４は回路ブロ
ック１の出力信号の正転信号と反転信号をテスト端子３
により選択的に回路ブロック２に伝送する選択手段、２
は選択手段４の出力信号を入力とする回路ブロックであ
る。
る。１は回路ブロック、３はテスト端子、４は回路ブロ
ック１の出力信号の正転信号と反転信号をテスト端子３
により選択的に回路ブロック２に伝送する選択手段、２
は選択手段４の出力信号を入力とする回路ブロックであ
る。
【０００８】テスト端子３をハイレベルにすると、回路
ブロック１の出力信号はそのまま回路ブロック２に伝送
される。テスト端子３をロウレベルにすると、回路ブロ
ック１の出力信号の反転信号が回路ブロック２に伝送さ
れる。通常使用状態ではテスト端子３をハイレベルに
し、回路ブロック１の出力信号が回路ブロック２に伝送
されるようにしておく。回路ブロック２のテストをする
ために回路ブロック２の入力信号を反転させたい時はテ
スト端子３をロウレベルにすることにより実現できる。
さらに、回路ブロック２の入力信号を元に戻すにはテス
ト端子３をハイレベルにすればよい。つまり、回路ブロ
ック１を動作させることなく回路ブロック２の入力信号
の制御が容易にできる。
ブロック１の出力信号はそのまま回路ブロック２に伝送
される。テスト端子３をロウレベルにすると、回路ブロ
ック１の出力信号の反転信号が回路ブロック２に伝送さ
れる。通常使用状態ではテスト端子３をハイレベルに
し、回路ブロック１の出力信号が回路ブロック２に伝送
されるようにしておく。回路ブロック２のテストをする
ために回路ブロック２の入力信号を反転させたい時はテ
スト端子３をロウレベルにすることにより実現できる。
さらに、回路ブロック２の入力信号を元に戻すにはテス
ト端子３をハイレベルにすればよい。つまり、回路ブロ
ック１を動作させることなく回路ブロック２の入力信号
の制御が容易にできる。
【０００９】
【発明の効果】以上説明したように本発明の半導体集積
回路は、一本のテスト端子と、２つの回路ブロックの間
に前段の回路ブロックの出力信号の正転信号と反転信号
を選択的に後段の回路ブロックに伝送する選択手段を設
けることにより、前段の回路ブロックを動作させること
なく後段の回路ブロックを制御することができ、テスト
容易性をあげることができる。
回路は、一本のテスト端子と、２つの回路ブロックの間
に前段の回路ブロックの出力信号の正転信号と反転信号
を選択的に後段の回路ブロックに伝送する選択手段を設
けることにより、前段の回路ブロックを動作させること
なく後段の回路ブロックを制御することができ、テスト
容易性をあげることができる。
【図１】本発明の半導体集積回路構成図。
【図２】従来のテスト回路構成図。
１ 回路ブロック ２ 回路ブロック ３ テスト端子 ４ 選択手段 ５ 回路ブロック ６ 回路ブロック ７ 選択回路 ８ テスト端子 ９ テスト信号入力端子
Claims (1)
- 【請求項１】 複数の回路ブロックで構成される半導体
集積回路において、一本のモード切り換え端子（以下、
テスト端子と記す）と、２つの回路ブロックの間に前記
テスト端子により前段の回路ブロックの出力信号の正転
信号と反転信号を選択的に後段の回路ブロックに伝送す
る選択手段を有することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255443A JPH0593761A (ja) | 1991-10-02 | 1991-10-02 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255443A JPH0593761A (ja) | 1991-10-02 | 1991-10-02 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0593761A true JPH0593761A (ja) | 1993-04-16 |
Family
ID=17278842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3255443A Pending JPH0593761A (ja) | 1991-10-02 | 1991-10-02 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0593761A (ja) |
-
1991
- 1991-10-02 JP JP3255443A patent/JPH0593761A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691140B2 (ja) | 半導体集積回路 | |
| KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
| JPH0593761A (ja) | 半導体集積回路 | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JP2881788B2 (ja) | 映像信号切替装置 | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JPH0224406B2 (ja) | ||
| JPH02152095A (ja) | 半導体装置 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPH05197662A (ja) | 情報処理装置 | |
| JP2510088Y2 (ja) | マトリクススイツチ回路 | |
| JPH06282519A (ja) | 構成変更方式 | |
| JPH0221737A (ja) | データ送信器 | |
| JPH0515074U (ja) | センサ実習装置 | |
| JPH0643222A (ja) | 半導体装置 | |
| JPH06130130A (ja) | Ｌｓｉ測定用補助装置 | |
| JPH053455A (ja) | 光増幅装置 | |
| JPH0519015A (ja) | スキヤンイン／アウト方式 | |
| JPH02248114A (ja) | 集積回路 | |
| JPH06160490A (ja) | 半導体装置 | |
| JPH04278478A (ja) | 半導体集積回路 | |
| JPS58131817A (ja) | 電力制御機能回路 | |
| JPH05129914A (ja) | 論理回路 | |
| JPH01162025A (ja) | 時分割スイッチ装置 |