JPH06101565B2 - 絶縁ゲ−ト形半導体装置 - Google Patents
絶縁ゲ−ト形半導体装置Info
- Publication number
- JPH06101565B2 JPH06101565B2 JP61228534A JP22853486A JPH06101565B2 JP H06101565 B2 JPH06101565 B2 JP H06101565B2 JP 61228534 A JP61228534 A JP 61228534A JP 22853486 A JP22853486 A JP 22853486A JP H06101565 B2 JPH06101565 B2 JP H06101565B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- emitter
- contact window
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
Description
【発明の詳細な説明】 本発明は、一般的に半導体装置に関し、特に、絶縁ゲー
ト形半導体装置の構造に関する。
ト形半導体装置の構造に関する。
発明の背景 典型的な絶縁ゲート形半導体装置(IGD)は、ゲート電
極に印加される低いバイアス電圧により大きい順方向電
流を制御することができる絶縁ゲート形トランジスタ
(IGT)である。このようなゲート制御特性によりIGTは
電力制御および電流スイッチング用途に特に有益であ
る。
極に印加される低いバイアス電圧により大きい順方向電
流を制御することができる絶縁ゲート形トランジスタ
(IGT)である。このようなゲート制御特性によりIGTは
電力制御および電流スイッチング用途に特に有益であ
る。
典型的なIGTは半導体基板またはウェーハ内に形成され
た複数の小さな並列に接続されたセルで構成される。各
セルは導電型が交互に相異なる直列に隣接するコレク
タ、ドリフト、ベースおよびエミッタ領域を有する。ゲ
ート電極が半導体基板から絶縁領域によって絶縁されて
隔たるように配設され、絶縁領域には複数の接触窓が設
けられる。各接触窓は1つのセルの上に設けられて、隣
接するエミッタおよびベース領域の表面を露出させる。
エミッタおよびコレクタ電極は各セルの両端部にそれぞ
れ接続されて、順方向電流をセルに流れさす。順方向電
流の大きさはゲート電極に印加されるバイアス電圧の大
きさによって制御される。典型的なコレクタ電極は、ウ
ェーハ内の複数のセルによって共有される単一の分布し
たコレクタ領域と連続的にオーミック接触する導電層で
構成される。これに対して、典型的なエミッタ電極は、
各セル毎に各接触窓内に露出しているエミッタおよびベ
ース領域の表面とオーミック接触する導電層で構成され
る。
た複数の小さな並列に接続されたセルで構成される。各
セルは導電型が交互に相異なる直列に隣接するコレク
タ、ドリフト、ベースおよびエミッタ領域を有する。ゲ
ート電極が半導体基板から絶縁領域によって絶縁されて
隔たるように配設され、絶縁領域には複数の接触窓が設
けられる。各接触窓は1つのセルの上に設けられて、隣
接するエミッタおよびベース領域の表面を露出させる。
エミッタおよびコレクタ電極は各セルの両端部にそれぞ
れ接続されて、順方向電流をセルに流れさす。順方向電
流の大きさはゲート電極に印加されるバイアス電圧の大
きさによって制御される。典型的なコレクタ電極は、ウ
ェーハ内の複数のセルによって共有される単一の分布し
たコレクタ領域と連続的にオーミック接触する導電層で
構成される。これに対して、典型的なエミッタ電極は、
各セル毎に各接触窓内に露出しているエミッタおよびベ
ース領域の表面とオーミック接触する導電層で構成され
る。
本技術分野に専門知識を有する者には周知であるよう
に、典型的なIGTセルではエミッタ、ベースおよびドリ
フト領域が第1の固有のバイポーラ・トランジスタを形
成し、またベース、ドリフトおよびコレクタ領域が第2
の固有のバイポーラ・トランジスタを形成する。これら
の第1および第2の固有のバイポーラ・トランジスタ
は、それぞれ順方向電流利得α1およびα2を有し、ま
たこの構造の性質により、上記順方向電流利得の和が1
に等しいかまたは1より大きい時(即ち、α1+α≧
1)にオン状態にラッチし易い寄生サイリスタを形成す
るように再生的に結合されている。複数のセルの内のい
づれか1つの寄生サイリスタがオン状態にラッチする
と、IGTは順方向電流のゲート制御を失い、転流のよう
な外部動作によってのみターンオフされ得る。
に、典型的なIGTセルではエミッタ、ベースおよびドリ
フト領域が第1の固有のバイポーラ・トランジスタを形
成し、またベース、ドリフトおよびコレクタ領域が第2
の固有のバイポーラ・トランジスタを形成する。これら
の第1および第2の固有のバイポーラ・トランジスタ
は、それぞれ順方向電流利得α1およびα2を有し、ま
たこの構造の性質により、上記順方向電流利得の和が1
に等しいかまたは1より大きい時(即ち、α1+α≧
1)にオン状態にラッチし易い寄生サイリスタを形成す
るように再生的に結合されている。複数のセルの内のい
づれか1つの寄生サイリスタがオン状態にラッチする
と、IGTは順方向電流のゲート制御を失い、転流のよう
な外部動作によってのみターンオフされ得る。
本技術分野に専門知識を有する者にとって周知であるよ
うに、寄生サイリスタがセル内でオン状態にラッチする
1つの原因は、ドリフト領域からエミッタ電極へベース
領域を通って、第1の固有のバイポーラ・トランジスタ
のエミッタ・ベース接合部に沿って流れる、ベース領域
の多数キャリアであるキャリアの逆方向電流の流れであ
る。この逆方向電流は、例えばP導電型ベース領域を有
するIGTでは正孔キャリアの流れである。この逆方向電
流の流れはエミッタ・ベース接合部に沿って電圧降下を
発生する。この電圧降下がしきい値電圧を超えると、こ
の接合部が順方向にバイアスされて、第1のバイポーラ
・トランジスタの順方向電流利得が実質的に増大する。
この結果、第1および第2の固有のバイポーラ・トラン
ジスタの順方向電流利得が1を超える可能性が実質的に
増大し、上述の寄生サイリスタのラッチ動作が生じる。
うに、寄生サイリスタがセル内でオン状態にラッチする
1つの原因は、ドリフト領域からエミッタ電極へベース
領域を通って、第1の固有のバイポーラ・トランジスタ
のエミッタ・ベース接合部に沿って流れる、ベース領域
の多数キャリアであるキャリアの逆方向電流の流れであ
る。この逆方向電流は、例えばP導電型ベース領域を有
するIGTでは正孔キャリアの流れである。この逆方向電
流の流れはエミッタ・ベース接合部に沿って電圧降下を
発生する。この電圧降下がしきい値電圧を超えると、こ
の接合部が順方向にバイアスされて、第1のバイポーラ
・トランジスタの順方向電流利得が実質的に増大する。
この結果、第1および第2の固有のバイポーラ・トラン
ジスタの順方向電流利得が1を超える可能性が実質的に
増大し、上述の寄生サイリスタのラッチ動作が生じる。
セルのエミッタ・ベース接合部に沿って生じる電圧降下
は、寄生電流とこの接合部に隣接するベース領域と抵抗
との積として表わすことができ、このベース領域の抵抗
は通常「ウエル抵抗」と称される。逆方向電流の大きさ
は装置の順方向導通動作モードの際には順方向の主電流
の大きさに比例して変化するが、装置のターンオフの際
には典型的にはかなり大きな増大を示す。金属のエミッ
タ電極は接触窓内の露出した半導体ベース領域の表面と
接触することによってセルのウエル抵抗を低減し、これ
によって逆方向電流の大きさが増大し、従って固有のサ
イリスタをオン状態にラッチさせることなくIGTがター
ンオフし得る順方向の主電流の大きさが増大する。
は、寄生電流とこの接合部に隣接するベース領域と抵抗
との積として表わすことができ、このベース領域の抵抗
は通常「ウエル抵抗」と称される。逆方向電流の大きさ
は装置の順方向導通動作モードの際には順方向の主電流
の大きさに比例して変化するが、装置のターンオフの際
には典型的にはかなり大きな増大を示す。金属のエミッ
タ電極は接触窓内の露出した半導体ベース領域の表面と
接触することによってセルのウエル抵抗を低減し、これ
によって逆方向電流の大きさが増大し、従って固有のサ
イリスタをオン状態にラッチさせることなくIGTがター
ンオフし得る順方向の主電流の大きさが増大する。
従来の装置は典型的には複数の小さな正方形または円形
の接触窓を有するように構成されている。この接触窓の
各々はその周囲に沿って連続的に配置されているセル・
エミッタ領域を有する同様な大きさおよび形状のセルを
露出させている。これらの小さな接触窓はエミッタ電極
とセルの露出したベース領域の表面との間の接触面積を
制限し、これにより金属エミッタ電極と半導体ベース領
域の露出した表面との間の接触によって得られるウエル
抵抗の低下を制限するということがわかった。更に、電
極・ベース領域間の接触面積が制限されていることによ
り、ベース領域を流れる高密度の逆方向電流が生じる。
これは接触窓の形状が正方形である場合に特にそうなる
ことがわかった。この場合、逆方向電流の流れはエミッ
タ・ベース接合部の角部(コーナー)に集まる傾向があ
る。このように比較的高いウエル抵抗と高い逆方向電流
密度とが組み合わさると、その効果は所与の大きさの逆
方向電流に対してエミッタ・ベース接合部に沿う電圧降
下を増大するように作用する。逆方向電流の大きさが順
方向電流の関数であるので、IGTは確実にゲート制御で
き且つターンオフの際に遮断できる順方向電流の大きさ
が不当に制限されることになる。
の接触窓を有するように構成されている。この接触窓の
各々はその周囲に沿って連続的に配置されているセル・
エミッタ領域を有する同様な大きさおよび形状のセルを
露出させている。これらの小さな接触窓はエミッタ電極
とセルの露出したベース領域の表面との間の接触面積を
制限し、これにより金属エミッタ電極と半導体ベース領
域の露出した表面との間の接触によって得られるウエル
抵抗の低下を制限するということがわかった。更に、電
極・ベース領域間の接触面積が制限されていることによ
り、ベース領域を流れる高密度の逆方向電流が生じる。
これは接触窓の形状が正方形である場合に特にそうなる
ことがわかった。この場合、逆方向電流の流れはエミッ
タ・ベース接合部の角部(コーナー)に集まる傾向があ
る。このように比較的高いウエル抵抗と高い逆方向電流
密度とが組み合わさると、その効果は所与の大きさの逆
方向電流に対してエミッタ・ベース接合部に沿う電圧降
下を増大するように作用する。逆方向電流の大きさが順
方向電流の関数であるので、IGTは確実にゲート制御で
き且つターンオフの際に遮断できる順方向電流の大きさ
が不当に制限されることになる。
IGT内の各セルのウエル抵抗を低減させる1つの周知の
方法は、エミッタ・ベース接合部の下の各セルのベース
領域の中に深く高濃度の多数キャリアを堆積させること
である。この堆積により逆方向電流の流れに対して低抵
抗路が形成される。しかしながら、この堆積は実質的に
多数の付加的な処理工程を必要とし、またIGTの動作特
性をかなり改善するのに十分なウエル抵抗の低減を行な
わない。更に、この方法は逆方向電流がエミッタ・ベー
ス接合部に隣接して集中するという問題を解決していな
い。
方法は、エミッタ・ベース接合部の下の各セルのベース
領域の中に深く高濃度の多数キャリアを堆積させること
である。この堆積により逆方向電流の流れに対して低抵
抗路が形成される。しかしながら、この堆積は実質的に
多数の付加的な処理工程を必要とし、またIGTの動作特
性をかなり改善するのに十分なウエル抵抗の低減を行な
わない。更に、この方法は逆方向電流がエミッタ・ベー
ス接合部に隣接して集中するという問題を解決していな
い。
発明の目的 本発明の主目的は、従来の装置に比べて比較的大きな順
方向電流を確実に制御できる改良された新規な絶縁ゲー
ト形半導体装置を提供することにある。
方向電流を確実に制御できる改良された新規な絶縁ゲー
ト形半導体装置を提供することにある。
本発明の他の目的は、順方向電流を導通する複数のセル
の各々のエミッタ電極とベース領域の表面との間に比較
的大きなオーミック接触面積を有する絶縁ゲート形半導
体装置を提供することにある。
の各々のエミッタ電極とベース領域の表面との間に比較
的大きなオーミック接触面積を有する絶縁ゲート形半導
体装置を提供することにある。
本発明の更に他の目的は、エミッタ・ベース接合部から
隔たるように、各セルのベース領域を通ってドリフト領
域からエミッタ電流へ流れる逆方向電流用の少なくとも
1つの電流路を設定する絶縁ゲート形半導体装置を提供
することにある。
隔たるように、各セルのベース領域を通ってドリフト領
域からエミッタ電流へ流れる逆方向電流用の少なくとも
1つの電流路を設定する絶縁ゲート形半導体装置を提供
することにある。
本発明の別の目的は、エミッタ・ベース接合部に隣接す
るセルのベース領域の電気抵抗を低減した絶縁ゲート形
半導体装置を提供することにある。
るセルのベース領域の電気抵抗を低減した絶縁ゲート形
半導体装置を提供することにある。
本発明の更に特定の目的は、低いウエル抵抗を有し、セ
ルのエミッタ・ベース接合部に接近して集中する逆方向
電流を低減し、典型的な従来の絶縁ゲート形トランジス
タよりも大きい順方向電流を確実に制御できる改良され
た新規な絶縁ゲート形トランジスタを提供することにあ
る。
ルのエミッタ・ベース接合部に接近して集中する逆方向
電流を低減し、典型的な従来の絶縁ゲート形トランジス
タよりも大きい順方向電流を確実に制御できる改良され
た新規な絶縁ゲート形トランジスタを提供することにあ
る。
発明の概要 本発明の上記およびその他の目的は、各々ウエル抵抗が
低く且つエミッタ・ベース接合部に沿って集中する逆方
向電流が少ない複数のセルを含む絶縁ゲート形トランジ
スタ(IGT)のような改良された新規な絶縁ゲート形半
導体装置(IGD)によって達成される。これらの特性は
別々にまたは組合せてIGTが確実にゲート制御しターン
オフすることができる順方向電流の大きさを増大するよ
うに作用する。
低く且つエミッタ・ベース接合部に沿って集中する逆方
向電流が少ない複数のセルを含む絶縁ゲート形トランジ
スタ(IGT)のような改良された新規な絶縁ゲート形半
導体装置(IGD)によって達成される。これらの特性は
別々にまたは組合せてIGTが確実にゲート制御しターン
オフすることができる順方向電流の大きさを増大するよ
うに作用する。
本発明の好適実施例によれば、IGTは単一の半導体チッ
プ上に形成されて、従来の典型的なセルよりも大きく且
つ比較的少ない数の長方形のセルを有する。大きな各セ
ルはその上にゲート構造中に形成された対応する大きさ
の接触窓が設けられ、この接触窓内にそれぞれ露出する
ベース領域の表面とエミッタ領域の表面の面積比が従来
のものよりも大きくなるように構成されている。各セル
は更に各接触窓の端部に近接したベース領域の端部分を
含み、この端部分の表面は各接触窓の端部に隣接する。
上記のようにエミッタ電極と接触する露出したベース領
域の表面の面積の割合を増大したことと大きな接触窓と
の組合せにより、各セルのウエル抵抗を実質的に低減す
るように作用する。また、接触窓の端部に隣接してエミ
ッタ電極との接触面を形成するようにベース領域の端部
分を位置付けることにより、各セル内にエミッタ・ベー
ス接合部から十分に隔たった逆方向電流路を形成するよ
うに作用して、エミッタ・ベース接合部に望ましくない
順方向バイアスが形成される可能性が低減する。
プ上に形成されて、従来の典型的なセルよりも大きく且
つ比較的少ない数の長方形のセルを有する。大きな各セ
ルはその上にゲート構造中に形成された対応する大きさ
の接触窓が設けられ、この接触窓内にそれぞれ露出する
ベース領域の表面とエミッタ領域の表面の面積比が従来
のものよりも大きくなるように構成されている。各セル
は更に各接触窓の端部に近接したベース領域の端部分を
含み、この端部分の表面は各接触窓の端部に隣接する。
上記のようにエミッタ電極と接触する露出したベース領
域の表面の面積の割合を増大したことと大きな接触窓と
の組合せにより、各セルのウエル抵抗を実質的に低減す
るように作用する。また、接触窓の端部に隣接してエミ
ッタ電極との接触面を形成するようにベース領域の端部
分を位置付けることにより、各セル内にエミッタ・ベー
ス接合部から十分に隔たった逆方向電流路を形成するよ
うに作用して、エミッタ・ベース接合部に望ましくない
順方向バイアスが形成される可能性が低減する。
エミッタおよびベース領域の大きさおよび形状、接触窓
内に露出する両領域の表面の大きさおよび形状、ならび
に各セルの接触窓の大きさおよび形状は、IGTの選ばれ
た動作特性を高めるように選択される。更に、本発明を
IGTに関して説明しているが、本発明はIGTに限定される
ものではない。例えば、本発明は金属・酸化物・半導体
電界効果トランジスタ(MOSFET)の動作特性を向上させ
るために使用することができる。
内に露出する両領域の表面の大きさおよび形状、ならび
に各セルの接触窓の大きさおよび形状は、IGTの選ばれ
た動作特性を高めるように選択される。更に、本発明を
IGTに関して説明しているが、本発明はIGTに限定される
ものではない。例えば、本発明は金属・酸化物・半導体
電界効果トランジスタ(MOSFET)の動作特性を向上させ
るために使用することができる。
新規と考えられる本発明の特徴は特許請求の範囲に記載
されているが、本発明は図面を参照した以下の説明から
一層よく理解されよう。
されているが、本発明は図面を参照した以下の説明から
一層よく理解されよう。
発明の詳しい説明 図面の第1図はシリコン半導体基板またはウェーハ12に
形成された従来のIGT10の一部を示している。このウェ
ーハ12は対向する主面14および16を有すると共に、全体
的に18,20および22でそれぞれ示す3つの実質的に同じ
セルを含む。セル18,20および22の各々は主面14に対し
て直交するように配置構成されて、直列に、P+(こゝ
で「+」および「−」は相対的なドーパント濃度を表
す)コレクタ領域24の一部分と、Nドリフト領域26の一
部分と、主面14からドリフト領域26の中まで延在してド
リフト領域と共にベース・ドリフト接合部27を形成する
Pベース領域28と、主面14からベース領域28の中まで延
在して、ベース領域と共にエミッタ・ベース接合部29を
形成するN+エミッタ領域30を含んでいる。各セルのベ
ース領域はドリフト領域26の中に深く延在する中央のP
+領域28aを含む。
形成された従来のIGT10の一部を示している。このウェ
ーハ12は対向する主面14および16を有すると共に、全体
的に18,20および22でそれぞれ示す3つの実質的に同じ
セルを含む。セル18,20および22の各々は主面14に対し
て直交するように配置構成されて、直列に、P+(こゝ
で「+」および「−」は相対的なドーパント濃度を表
す)コレクタ領域24の一部分と、Nドリフト領域26の一
部分と、主面14からドリフト領域26の中まで延在してド
リフト領域と共にベース・ドリフト接合部27を形成する
Pベース領域28と、主面14からベース領域28の中まで延
在して、ベース領域と共にエミッタ・ベース接合部29を
形成するN+エミッタ領域30を含んでいる。各セルのベ
ース領域はドリフト領域26の中に深く延在する中央のP
+領域28aを含む。
コレクタ電極31が好ましくは金属で構成されて、主面16
においてコレクタ領域24とオーミック接触する。ゲート
構造32がウェーハの主面14上に設けられていて、ゲート
電極を含む。ゲート電極は主面14の上に分布した導電層
の形に設けられ、それを取り囲む絶縁領域によって主面
14から絶縁された隔たっている。第1図において、この
ゲート電極の各部分が34a乃至34dで示され、絶縁領域の
各部分が36a乃至36dで示されている。ゲート電極は好ま
しくはポリシリコン材料で形成され、絶縁領域は好まし
くは二酸化シリコンで形成される。更に、ゲート構造32
は隣り合う絶縁領域部分の縁の間に複数の接触窓を限定
するように形成されている。接触窓はセル18,20および2
2の各々の上に1つずつ設けられている。すなわち、接
触窓38は絶縁領域部分36bおよび36cの垂直な縁の間に限
定されて、セル20の上に位置し、エミッタ領域30の表面
30aおよびベース領域28の表面28bを露出させる。同様
に、接触窓40および42はそれぞれセル18および20の上に
位置し、これらのセルの対応する表面を露出させる。
においてコレクタ領域24とオーミック接触する。ゲート
構造32がウェーハの主面14上に設けられていて、ゲート
電極を含む。ゲート電極は主面14の上に分布した導電層
の形に設けられ、それを取り囲む絶縁領域によって主面
14から絶縁された隔たっている。第1図において、この
ゲート電極の各部分が34a乃至34dで示され、絶縁領域の
各部分が36a乃至36dで示されている。ゲート電極は好ま
しくはポリシリコン材料で形成され、絶縁領域は好まし
くは二酸化シリコンで形成される。更に、ゲート構造32
は隣り合う絶縁領域部分の縁の間に複数の接触窓を限定
するように形成されている。接触窓はセル18,20および2
2の各々の上に1つずつ設けられている。すなわち、接
触窓38は絶縁領域部分36bおよび36cの垂直な縁の間に限
定されて、セル20の上に位置し、エミッタ領域30の表面
30aおよびベース領域28の表面28bを露出させる。同様
に、接触窓40および42はそれぞれセル18および20の上に
位置し、これらのセルの対応する表面を露出させる。
セル18,20および22のようなセルを形成するには、典型
的にはIGTの製造の際に先ず、ドリフト領域26およびコ
レクタ領域24をあらかじめ形成したウエーハ12の主面14
上にゲート構造32を形成し、次に、ベース領域28をそれ
ぞれの接触窓を介して主面14内に形成して、主面からド
リフト領域の中まで延在させる。更に、ベース領域の形
成後、適当なマスクを使用して、接触窓を介して主面14
内へエミッタ領域30を形成し、これらのエミッタ領域を
主面14からベース領域28の中まで延在させる。最後に、
適当なマスクを使用して、主面14を介しベースおよびド
リフト領域内へ深いP+領域28aを形成する。この製造
工程から理解されるように、セルのベースおよびエミッ
タ領域の大きさおよび形状、ならびに接触窓により露出
している両領域の表面の大きさおよび形状は、この製造
工程中に選択し制御することができる。
的にはIGTの製造の際に先ず、ドリフト領域26およびコ
レクタ領域24をあらかじめ形成したウエーハ12の主面14
上にゲート構造32を形成し、次に、ベース領域28をそれ
ぞれの接触窓を介して主面14内に形成して、主面からド
リフト領域の中まで延在させる。更に、ベース領域の形
成後、適当なマスクを使用して、接触窓を介して主面14
内へエミッタ領域30を形成し、これらのエミッタ領域を
主面14からベース領域28の中まで延在させる。最後に、
適当なマスクを使用して、主面14を介しベースおよびド
リフト領域内へ深いP+領域28aを形成する。この製造
工程から理解されるように、セルのベースおよびエミッ
タ領域の大きさおよび形状、ならびに接触窓により露出
している両領域の表面の大きさおよび形状は、この製造
工程中に選択し制御することができる。
分布したエミッタ領域44は、好ましくは金属層で構成さ
れ、絶縁領域部分36a乃至36d上に設けられて、各接触窓
内の露出した特定のセルのエミッタおよびベース領域の
表面とオーミック接触する。例えば、セル20において
は、エミッタ電極44は接触窓38を充填して、露出したエ
ミッタ領域の表面30aおよび露出したベース領域の表面2
8bとオーミック接触する。同様の接触がエミッタ電極44
とセル18,22の露出したベースおよびエミッタ領域の表
面との間に作られる。
れ、絶縁領域部分36a乃至36d上に設けられて、各接触窓
内の露出した特定のセルのエミッタおよびベース領域の
表面とオーミック接触する。例えば、セル20において
は、エミッタ電極44は接触窓38を充填して、露出したエ
ミッタ領域の表面30aおよび露出したベース領域の表面2
8bとオーミック接触する。同様の接触がエミッタ電極44
とセル18,22の露出したベースおよびエミッタ領域の表
面との間に作られる。
IGT10の動作は第1図のセル20を考慮することにより理
解することができる。全ての典型的なセルは同様に動作
する。順方向導通動作モードを開始するには、適当なバ
イアス電圧を図示しない手段により分布したゲート電極
に印加する。このバイアス電圧がしきい値レベルを超え
ると、ベース領域28内に設定された電界により、N導電
型チャンネルがベース領域内に形成される。このチャン
ネルの2つの部分が28cおよび28dで示されている。これ
らのチャンネル部分は主面14に隣接してゲート電極部分
34bおよび34cの下方にそれぞれ形成される。コレクタ電
極31がエミッタ電極44に対して正電位にバイアスされて
おり、装置の主電流用の電子電流路がチャンネル部分28
cおよび28dを介して矢印46aおよび46bで示す電流路に沿
ってこれらの電極間に形成される。前に述べたように、
順方向の電子電流の大きさに比例する逆方向の正孔電流
が同時に50aおよび50bで示す電流路に沿って設定され
る。これらの逆方向の正孔電流路はエミッタ・ベース接
合部29に隣接して位置していて、エミッタ電極44で終端
するが、エミッタ電極30内には入らない。
解することができる。全ての典型的なセルは同様に動作
する。順方向導通動作モードを開始するには、適当なバ
イアス電圧を図示しない手段により分布したゲート電極
に印加する。このバイアス電圧がしきい値レベルを超え
ると、ベース領域28内に設定された電界により、N導電
型チャンネルがベース領域内に形成される。このチャン
ネルの2つの部分が28cおよび28dで示されている。これ
らのチャンネル部分は主面14に隣接してゲート電極部分
34bおよび34cの下方にそれぞれ形成される。コレクタ電
極31がエミッタ電極44に対して正電位にバイアスされて
おり、装置の主電流用の電子電流路がチャンネル部分28
cおよび28dを介して矢印46aおよび46bで示す電流路に沿
ってこれらの電極間に形成される。前に述べたように、
順方向の電子電流の大きさに比例する逆方向の正孔電流
が同時に50aおよび50bで示す電流路に沿って設定され
る。これらの逆方向の正孔電流路はエミッタ・ベース接
合部29に隣接して位置していて、エミッタ電極44で終端
するが、エミッタ電極30内には入らない。
第2図はIGT10のセル20の平面図である。この図におい
ては主面14の所におけるセル20の詳細を図示するために
エミッタ電極44およびゲート構造32は取り除かれてい
る。ベース領域28はベース・ドリフト接合部27によって
境界を定められ、ドリフト領域26によって取り囲まれて
いるほぼ正方形の表面を有することがわかる。エミッタ
領域30は、その露出した表面の形状を示すために斜線が
施されており、ベース・エミッタ接合部29の内側の縁に
よって限定される中央の開口部を有するほぼ正方形の表
面を有する。この開口部によりベース領域28の小さな正
方形の表面部分28bが露出している。更に、エミッタ電
極30はエミッタ・ベース接合部29の外側の縁によって境
界を定められ、ベース領域28によって取り囲まれてい
る。四方形の接触窓38は、四角の点線で示されており、
第1図に示すようにエミッタ電極44との接触のためにベ
ース領域の表面28bおよびエミッタ領域の表面30aを露出
させる。
ては主面14の所におけるセル20の詳細を図示するために
エミッタ電極44およびゲート構造32は取り除かれてい
る。ベース領域28はベース・ドリフト接合部27によって
境界を定められ、ドリフト領域26によって取り囲まれて
いるほぼ正方形の表面を有することがわかる。エミッタ
領域30は、その露出した表面の形状を示すために斜線が
施されており、ベース・エミッタ接合部29の内側の縁に
よって限定される中央の開口部を有するほぼ正方形の表
面を有する。この開口部によりベース領域28の小さな正
方形の表面部分28bが露出している。更に、エミッタ電
極30はエミッタ・ベース接合部29の外側の縁によって境
界を定められ、ベース領域28によって取り囲まれてい
る。四方形の接触窓38は、四角の点線で示されており、
第1図に示すようにエミッタ電極44との接触のためにベ
ース領域の表面28bおよびエミッタ領域の表面30aを露出
させる。
第1図および第2図の従来の構造の欠点および以下に説
明する本発明の特徴および利点は、第3図を参照するこ
とによりよく理解されるであろう。第3図はIGT10(第
1図および第2図)のセル20をバイポーラ・トランジス
タ構成の電気回路60で示している。セル20の構造を回路
60の構成要素と関連付けると、コレクタ領域24、ドリフ
ト領域26およびベース領域28がPNPバイポーラ・トラン
ジスタ62を形成し、同様に、ドリフト領域26、ベース領
域28およびエミッタ領域30がNPNバイポーラ・トランジ
スタ64を形成する。ゲート構造32は金属・酸化物・半導
体電界効果トランジスタ(MOSFET)66を構成する。コレ
クタ電極31、エミッタ電極44およびゲート電極部分34b,
34cがそれぞれ端子68,70および72を構成している。トラ
ンジスタ62および64はそれぞれα2およびα1の順方向
電流利得を有し、寄生サイリスタ73を形成するように再
生的に結合されている。抵抗Rはエミッタ・ベース接合
部29に隣接したベース領域28のウエル領域を表わし、電
流Iはこの抵抗を流れる逆方向電流を表わす。逆方向電
流Iの大きさが増加するにつれて、トランジスタ64のエ
ミッタ・ベース接合部の順方向バイアスが大きくなる。
しきい値電圧VTHに達して接合部が導通すると、α1が
増加して、α1+α2≧1という関係が満たされ、寄生
サイリスタ73がオン状態にラッチされる。しきい値電圧
VTHは、主に(1)IGT10の温度、(2)少数キャリアの
寿命の長さ、および(3)トランジスタ64の利得によっ
て決定される。エミッタ電極44を構成する金属はベース
領域28を構成する半導体材料よりも低い抵抗を有するの
で、ウエル抵抗Rは主にエミッタ電極とオーミック接触
する半導体ベース領域の表面の面積によって決定され
る。
明する本発明の特徴および利点は、第3図を参照するこ
とによりよく理解されるであろう。第3図はIGT10(第
1図および第2図)のセル20をバイポーラ・トランジス
タ構成の電気回路60で示している。セル20の構造を回路
60の構成要素と関連付けると、コレクタ領域24、ドリフ
ト領域26およびベース領域28がPNPバイポーラ・トラン
ジスタ62を形成し、同様に、ドリフト領域26、ベース領
域28およびエミッタ領域30がNPNバイポーラ・トランジ
スタ64を形成する。ゲート構造32は金属・酸化物・半導
体電界効果トランジスタ(MOSFET)66を構成する。コレ
クタ電極31、エミッタ電極44およびゲート電極部分34b,
34cがそれぞれ端子68,70および72を構成している。トラ
ンジスタ62および64はそれぞれα2およびα1の順方向
電流利得を有し、寄生サイリスタ73を形成するように再
生的に結合されている。抵抗Rはエミッタ・ベース接合
部29に隣接したベース領域28のウエル領域を表わし、電
流Iはこの抵抗を流れる逆方向電流を表わす。逆方向電
流Iの大きさが増加するにつれて、トランジスタ64のエ
ミッタ・ベース接合部の順方向バイアスが大きくなる。
しきい値電圧VTHに達して接合部が導通すると、α1が
増加して、α1+α2≧1という関係が満たされ、寄生
サイリスタ73がオン状態にラッチされる。しきい値電圧
VTHは、主に(1)IGT10の温度、(2)少数キャリアの
寿命の長さ、および(3)トランジスタ64の利得によっ
て決定される。エミッタ電極44を構成する金属はベース
領域28を構成する半導体材料よりも低い抵抗を有するの
で、ウエル抵抗Rは主にエミッタ電極とオーミック接触
する半導体ベース領域の表面の面積によって決定され
る。
第1図および第2図の従来のセル20を調べると、接触窓
38内に露出しているベース領域表面28bは小さく且つほ
ぼ正方形であることがわかる。このようなセル構造は露
出したベース領域の表面28bとエミッタ電極44(第1
図)との間の有効接触面積を不当に制限し、このため不
必要に高いウエル抵抗を形成することがわかった。更
に、この高抵抗の有害な影響は、「電流集中(current
crowding)」として知られている現象によって、38で示
すような四方形の接触窓内にあるセルのベース・エミッ
タ接合部の角部(コーナー)において増大される。第2
図に50c乃至50fで表わした逆方向電流路によって示すよ
うに、この逆方向電流はエミッタ・ベース接合部に隣接
するベース領域を流れる際に、ベース領域表面28bとオ
ーミック接触するエミッタ電極に至る途中の四方形の接
合部の角部の下で集中する傾向がある。従って、この寄
生電流の流れによって生ずる電圧降下はこの角部におい
て高くなり、セルの残りの部分の全体にわたって位置す
るエミッタ・ベース接合部の所におけるよりも早くこの
角部に隣接するエミッタ・ベース接合部のしきい値電圧
VTHを超える傾向がある。
38内に露出しているベース領域表面28bは小さく且つほ
ぼ正方形であることがわかる。このようなセル構造は露
出したベース領域の表面28bとエミッタ電極44(第1
図)との間の有効接触面積を不当に制限し、このため不
必要に高いウエル抵抗を形成することがわかった。更
に、この高抵抗の有害な影響は、「電流集中(current
crowding)」として知られている現象によって、38で示
すような四方形の接触窓内にあるセルのベース・エミッ
タ接合部の角部(コーナー)において増大される。第2
図に50c乃至50fで表わした逆方向電流路によって示すよ
うに、この逆方向電流はエミッタ・ベース接合部に隣接
するベース領域を流れる際に、ベース領域表面28bとオ
ーミック接触するエミッタ電極に至る途中の四方形の接
合部の角部の下で集中する傾向がある。従って、この寄
生電流の流れによって生ずる電圧降下はこの角部におい
て高くなり、セルの残りの部分の全体にわたって位置す
るエミッタ・ベース接合部の所におけるよりも早くこの
角部に隣接するエミッタ・ベース接合部のしきい値電圧
VTHを超える傾向がある。
本発明によれば、第1図乃至第3図に示した従来例と比
較して第4図乃至第4B図を参照することからよく理解さ
れるように、ウエル抵抗Rの大きさおよび逆電流集中の
有害な影響が各セルのベースおよびエミッタ領域の構造
を変更することによって低減される。このようにウエル
抵抗を低減することにより、しきい値電圧VTHを超えて
寄生サイリスタ73がラッチされる前にIGTが対処し得る
逆電流Iの大きさを増大する。
較して第4図乃至第4B図を参照することからよく理解さ
れるように、ウエル抵抗Rの大きさおよび逆電流集中の
有害な影響が各セルのベースおよびエミッタ領域の構造
を変更することによって低減される。このようにウエル
抵抗を低減することにより、しきい値電圧VTHを超えて
寄生サイリスタ73がラッチされる前にIGTが対処し得る
逆電流Iの大きさを増大する。
第4図は、本発明により改良された新規なIGT80のセル8
8の表面の詳細を示すもので、ウェーハ82上に設けられ
る全ての要素を除いた状態の平面図である。長方形の点
線は、絶縁領域(図示せず)内にの開口部によって限定
されたセル88上の接触窓104の縁を表わし、一対の長い
縦方向に対向する側部104a,104bおよび一対の横方向に
対向する端部104c,104dを有する。セル88は、ベース・
ドリフト接合部93によって限定されて、ドリフト領域90
によって取り囲まれているほぼ長方形の表面を有するベ
ース領域92を含む。説明のために、ベース領域92は接触
窓の端部104cおよび104dにそれぞれ近接して位置する端
部分92aおよび92bおよび両者を相互接続する中央部分92
cを有するものとして示されている。長方形の表面を有
するエミッタ領域94が接触窓の側部104aに近接するベー
ス領域の中央部分92c内に設けられていて、接触窓内に
位置し且つ接触窓の側部104aと接する長方形の表面部分
94aを含む。また、長方形の表面を有する別のエミッタ
領域95が接触窓の側部104bに近接するベース領域の中央
部分92c内に設けられていて、接触窓内に位置し且つ側
部104bと接する長方形の表面部分95aを含む。ベース領
域の端部分92aは、接触窓104内に位置し且つ接触窓の端
部104cと同じ広がりを持つ長方形の表面部分92dを含
む。ベース領域の端部分92bもまた、接触窓104内に位置
し且つ接触窓の端部104dと同じ広がりを持つ長方形の表
面部分92eを含む。ベース領域の中央部分92cは、エミッ
タ領域の表面部分94aおよび95a間で接触窓104内に縦方
向に延在する表面92gを含み、この表面はベース領域の
端部分の表面部分92dおよび92eを接続している。IGT80
の種々の領域の導電型はIGT10(第1図および第2図)
の対応する領域の導電型と同じである。
8の表面の詳細を示すもので、ウェーハ82上に設けられ
る全ての要素を除いた状態の平面図である。長方形の点
線は、絶縁領域(図示せず)内にの開口部によって限定
されたセル88上の接触窓104の縁を表わし、一対の長い
縦方向に対向する側部104a,104bおよび一対の横方向に
対向する端部104c,104dを有する。セル88は、ベース・
ドリフト接合部93によって限定されて、ドリフト領域90
によって取り囲まれているほぼ長方形の表面を有するベ
ース領域92を含む。説明のために、ベース領域92は接触
窓の端部104cおよび104dにそれぞれ近接して位置する端
部分92aおよび92bおよび両者を相互接続する中央部分92
cを有するものとして示されている。長方形の表面を有
するエミッタ領域94が接触窓の側部104aに近接するベー
ス領域の中央部分92c内に設けられていて、接触窓内に
位置し且つ接触窓の側部104aと接する長方形の表面部分
94aを含む。また、長方形の表面を有する別のエミッタ
領域95が接触窓の側部104bに近接するベース領域の中央
部分92c内に設けられていて、接触窓内に位置し且つ側
部104bと接する長方形の表面部分95aを含む。ベース領
域の端部分92aは、接触窓104内に位置し且つ接触窓の端
部104cと同じ広がりを持つ長方形の表面部分92dを含
む。ベース領域の端部分92bもまた、接触窓104内に位置
し且つ接触窓の端部104dと同じ広がりを持つ長方形の表
面部分92eを含む。ベース領域の中央部分92cは、エミッ
タ領域の表面部分94aおよび95a間で接触窓104内に縦方
向に延在する表面92gを含み、この表面はベース領域の
端部分の表面部分92dおよび92eを接続している。IGT80
の種々の領域の導電型はIGT10(第1図および第2図)
の対応する領域の導電型と同じである。
第4A図は一対の対向する主面84および86を有するウェー
ハ82を示している。セル88は主面84に対して直交するよ
うに配置構成され、ベース領域92が主面84からドリフト
領域90の中に延在し、エミッタ領域94が主面84からベー
ス領域の中央部分92cの中に延在している。分布したコ
レクタ領域89がドリフト領域90に隣接して配置されてい
る。コレクタ電極96が、好ましくは金属層で構成されて
おり、主面86の所でコレクタ領域89とオーミック接触し
て配置されている。ゲート構造98がウェーハの主面84上
に設けられ、ゲート構造は主面84上に設けられた絶縁領
域によって取り囲まれて主面から絶縁されて隔たる分布
した導電層の形のゲート電極を含む。このゲート電極の
一部分が100aおよび100bで示され、絶縁領域の一部分が
102aおよび102bで示されている。ゲート電極は好ましく
はポリシリコン材料で構成され、絶縁領域は好ましくは
二酸化シリコンで構成される。更に、ゲート構造98は絶
縁領域部分102aおよび102bの垂直な縁の間に接触窓104
を含み、これは第4図で説明したようにベースおよびエ
ミッタ領域表面を露出させる。好ましくは低抵抗金属で
構成されたエミッタ電極95が、絶縁領域の上に設けられ
ると共に、露出したベースおよびエミッタ領域表面とオ
ーミック接触するように配置される。
ハ82を示している。セル88は主面84に対して直交するよ
うに配置構成され、ベース領域92が主面84からドリフト
領域90の中に延在し、エミッタ領域94が主面84からベー
ス領域の中央部分92cの中に延在している。分布したコ
レクタ領域89がドリフト領域90に隣接して配置されてい
る。コレクタ電極96が、好ましくは金属層で構成されて
おり、主面86の所でコレクタ領域89とオーミック接触し
て配置されている。ゲート構造98がウェーハの主面84上
に設けられ、ゲート構造は主面84上に設けられた絶縁領
域によって取り囲まれて主面から絶縁されて隔たる分布
した導電層の形のゲート電極を含む。このゲート電極の
一部分が100aおよび100bで示され、絶縁領域の一部分が
102aおよび102bで示されている。ゲート電極は好ましく
はポリシリコン材料で構成され、絶縁領域は好ましくは
二酸化シリコンで構成される。更に、ゲート構造98は絶
縁領域部分102aおよび102bの垂直な縁の間に接触窓104
を含み、これは第4図で説明したようにベースおよびエ
ミッタ領域表面を露出させる。好ましくは低抵抗金属で
構成されたエミッタ電極95が、絶縁領域の上に設けられ
ると共に、露出したベースおよびエミッタ領域表面とオ
ーミック接触するように配置される。
第4B図は、第1図について説明したのと同様にゲート電
極部分100cおよび100dに電位を印加した時にベース領域
92に形成される別々のチャンネル部分92hおよび92jを示
す。
極部分100cおよび100dに電位を印加した時にベース領域
92に形成される別々のチャンネル部分92hおよび92jを示
す。
セル88のウエル抵抗(即ち、第3図のR)を十分低くす
るように動作する本発明の特徴は、接触窓104内に露出
するベース領域表面の面積を増大したことである。第4
図と第2図(従来例)とを比較すればわかるように、第
4図の接触窓104内に露出した3つの長方形の表面部分9
2d,92e,92gからなるベース領域の表面の全面積は、第2
図の露出した小さな正方形のベース領域表面28bの場合
よりも一層大きな全面積を有し、また露出したベース領
域の表面とエミッタ領域の表面との面積比も第2図の場
合よりも一層大きい。このように金属のエミッタ電極95
とオーミック接触をするベース領域の表面を増大したこ
とにより本発明によって構成されるセルのウエル抵抗は
低下する。実験によると、セルの接触窓内に露出したベ
ース領域の表面とエミッタ領域の表面との面積比が1/3
以上となるように選択したとき、セルのウエル抵抗はか
なり低下するということが示された。これは、第2図で
示すような従来の装置に対応する露出した表面の面積比
が典型的には1/15である場合と対照的である。また、実
験によると、第4図乃至第4B図に示す細長い長方形の接
触窓の構造に対して現在の製造技術を使用した場合、1/
3以上のベース/エミッタ領域表面の面積比は長さ/幅
のアスペクト比が20以上の接触窓を介してセルを形成す
ることによって最も効率よく得られることがわかった。
るように動作する本発明の特徴は、接触窓104内に露出
するベース領域表面の面積を増大したことである。第4
図と第2図(従来例)とを比較すればわかるように、第
4図の接触窓104内に露出した3つの長方形の表面部分9
2d,92e,92gからなるベース領域の表面の全面積は、第2
図の露出した小さな正方形のベース領域表面28bの場合
よりも一層大きな全面積を有し、また露出したベース領
域の表面とエミッタ領域の表面との面積比も第2図の場
合よりも一層大きい。このように金属のエミッタ電極95
とオーミック接触をするベース領域の表面を増大したこ
とにより本発明によって構成されるセルのウエル抵抗は
低下する。実験によると、セルの接触窓内に露出したベ
ース領域の表面とエミッタ領域の表面との面積比が1/3
以上となるように選択したとき、セルのウエル抵抗はか
なり低下するということが示された。これは、第2図で
示すような従来の装置に対応する露出した表面の面積比
が典型的には1/15である場合と対照的である。また、実
験によると、第4図乃至第4B図に示す細長い長方形の接
触窓の構造に対して現在の製造技術を使用した場合、1/
3以上のベース/エミッタ領域表面の面積比は長さ/幅
のアスペクト比が20以上の接触窓を介してセルを形成す
ることによって最も効率よく得られることがわかった。
逆方向電流の集中による有害な影響を低減するための本
発明の特徴は、ベース領域92の端部分92aおよび92bを配
置したこと、すなわちこれらの対応する表面部分92dお
よび92eを接触窓の端部104cおよび104dとそれぞれ同じ
広がりを持つように位置付けしたことである。これらの
ベース領域の端部分は、逆方向電流の集中が最も著しい
セルの角部からベース・エミッタ接合部を取り除くこと
によって前述した逆方向電流の集中現象の影響を低減す
るように作用する。この結果、この高密度の電流に対す
る電流路がドリフト領域90からエミッタ電極95へ端部分
92a、92bを介して形成され、この電流路はベース・エミ
ッタ接合部から実効的に十分に隔たっている。第4A図は
逆方向電流路106aおよび106bを示し、第4図は逆方向電
流路106a乃至106dを示している。本発明によると、電流
路106a乃至106dは、ベース領域の表面部分92dおよび92e
とオーミック接触しているエミッタ電極の部分で終端す
る。したがって、電流路106a乃至106dに沿って流れる高
密度の逆方向電流はセルのエミッタ・ベース接合部に沿
って流れず、逆方向電流の集中の結果として生じる高い
電圧は第2図について説明したようにエミッタ・ベース
接合部の角部を順方向にバイアスする有害な作用を持た
ない。従って、本発明によって形成されるIGT80は従来
のIGTよりも大きな主電流を確実にゲート制御し、ター
ンオフすることができる。
発明の特徴は、ベース領域92の端部分92aおよび92bを配
置したこと、すなわちこれらの対応する表面部分92dお
よび92eを接触窓の端部104cおよび104dとそれぞれ同じ
広がりを持つように位置付けしたことである。これらの
ベース領域の端部分は、逆方向電流の集中が最も著しい
セルの角部からベース・エミッタ接合部を取り除くこと
によって前述した逆方向電流の集中現象の影響を低減す
るように作用する。この結果、この高密度の電流に対す
る電流路がドリフト領域90からエミッタ電極95へ端部分
92a、92bを介して形成され、この電流路はベース・エミ
ッタ接合部から実効的に十分に隔たっている。第4A図は
逆方向電流路106aおよび106bを示し、第4図は逆方向電
流路106a乃至106dを示している。本発明によると、電流
路106a乃至106dは、ベース領域の表面部分92dおよび92e
とオーミック接触しているエミッタ電極の部分で終端す
る。したがって、電流路106a乃至106dに沿って流れる高
密度の逆方向電流はセルのエミッタ・ベース接合部に沿
って流れず、逆方向電流の集中の結果として生じる高い
電圧は第2図について説明したようにエミッタ・ベース
接合部の角部を順方向にバイアスする有害な作用を持た
ない。従って、本発明によって形成されるIGT80は従来
のIGTよりも大きな主電流を確実にゲート制御し、ター
ンオフすることができる。
第5図はIGT110の一部の平面図を示す。このIGTはエミ
ッタ領域112a乃至112dおよび114a乃至114dの構造を除い
てIGT80(第4図乃至第4B図)のセル88と構造が同じで
あるセル111を有する。すなわち、IGT110はベース領域1
17およびそれを取り囲むドリフト領域116を含む。ベー
ス領域117は中央部分117aを含む。長方形の接触窓118が
点線で示されており、この接触窓は縦方向の対向する側
部118a,118bおよび横方向の対向する端部118c,118dを有
し、ベースおよびエミッタ領域の表面の一部分を露出さ
せる。この別の実施例においては、接触窓の側部118aに
近接するエミッタ領域は、4つの縦方向に間隔をおいて
配置されたセグメント112a乃至112dを有する。これらの
セグメントの各々は接触窓118内に位置し且つ接触窓の
側部118aに隣接する対応する長方形の表面部分112e乃至
112hを有する。同様に、接触窓の側部118bに近接して設
けられているエミッタ領域はまた、4つの縦方向に間隔
をおいて配置されたセグメント114a乃至114dを有する。
これらのセグメントはそれぞれ接触窓の側部118bに隣接
して且つエミッタ領域のセグメント112e乃至112hに対し
て横方向に対向する長方形の表面部分114e乃至114hを有
する。ベース領域の中央部分117aは、縦方向に隣り合う
対のエミッタ領域のセグメント間に位置する別々の横方
向延長部117b乃至117gを含む。延長部117e乃至117gはそ
れぞれ接触窓118内に露出した長方形の表面部分117h乃
至117mを有し、これらはエミッタ領域のセグメントの表
面部分間に位置し且つ中央部分117aの表面に接続されて
いる。
ッタ領域112a乃至112dおよび114a乃至114dの構造を除い
てIGT80(第4図乃至第4B図)のセル88と構造が同じで
あるセル111を有する。すなわち、IGT110はベース領域1
17およびそれを取り囲むドリフト領域116を含む。ベー
ス領域117は中央部分117aを含む。長方形の接触窓118が
点線で示されており、この接触窓は縦方向の対向する側
部118a,118bおよび横方向の対向する端部118c,118dを有
し、ベースおよびエミッタ領域の表面の一部分を露出さ
せる。この別の実施例においては、接触窓の側部118aに
近接するエミッタ領域は、4つの縦方向に間隔をおいて
配置されたセグメント112a乃至112dを有する。これらの
セグメントの各々は接触窓118内に位置し且つ接触窓の
側部118aに隣接する対応する長方形の表面部分112e乃至
112hを有する。同様に、接触窓の側部118bに近接して設
けられているエミッタ領域はまた、4つの縦方向に間隔
をおいて配置されたセグメント114a乃至114dを有する。
これらのセグメントはそれぞれ接触窓の側部118bに隣接
して且つエミッタ領域のセグメント112e乃至112hに対し
て横方向に対向する長方形の表面部分114e乃至114hを有
する。ベース領域の中央部分117aは、縦方向に隣り合う
対のエミッタ領域のセグメント間に位置する別々の横方
向延長部117b乃至117gを含む。延長部117e乃至117gはそ
れぞれ接触窓118内に露出した長方形の表面部分117h乃
至117mを有し、これらはエミッタ領域のセグメントの表
面部分間に位置し且つ中央部分117aの表面に接続されて
いる。
第5A図は、第4A図乃至第4B図のIGT88の対応する部分と
同じように配設されたウェーハ120、ゲート構造122、エ
ミッタ電極124およびコレクタ電極126を含むIGT110の断
面図を示す。エミッタ領域のセグメント112a乃至112dは
ウェーハ120の主面128からベース領域の中央部分117aの
中に延在し、ベース領域の中央部分の延長部117b乃至11
7dによって隔たてられている。第5A図に示す断面図か
ら、IGT110はそのエミッタ領域に不連続の部分があるこ
とを除いて第4A図に示したものとほぼ同じ構造を有する
ことが理解されよう。
同じように配設されたウェーハ120、ゲート構造122、エ
ミッタ電極124およびコレクタ電極126を含むIGT110の断
面図を示す。エミッタ領域のセグメント112a乃至112dは
ウェーハ120の主面128からベース領域の中央部分117aの
中に延在し、ベース領域の中央部分の延長部117b乃至11
7dによって隔たてられている。第5A図に示す断面図か
ら、IGT110はそのエミッタ領域に不連続の部分があるこ
とを除いて第4A図に示したものとほぼ同じ構造を有する
ことが理解されよう。
動作においては、第5図のセル111と第4図のセル88と
の比較から理解されるように、第5図のセル111は対応
する接触窓によって露出したベース/エミッタ領域表面
の面積比が一層大きくなっている。この面積比の増大は
ベース領域の延長部117e乃至117gの露出した表面部分11
7h乃至117mが付加的に設けられているためである。従っ
て、上述した理由から、IGT110はIGT88よりも低いウエ
ル抵抗を有する。しかしながら、このようにベース領域
の表面の面積を増大すると、通常「MOSFET周囲部」と呼
ばれる、チャンネルの断面積が減少する。ベース領域の
体積が増大するとエミッタ領域の体積が減少し、エミッ
タ領域の体積が減少すると装置のチャンネル(即ち、第
4C図のチャンネル92hおよび92j)の断面積が減少するこ
とになることが理解されよう。従って、本発明のこの別
の実施例を使用する時には、ウエル抵抗の減少とMOSFET
周囲部の増大との兼合いを考えなければならない。
の比較から理解されるように、第5図のセル111は対応
する接触窓によって露出したベース/エミッタ領域表面
の面積比が一層大きくなっている。この面積比の増大は
ベース領域の延長部117e乃至117gの露出した表面部分11
7h乃至117mが付加的に設けられているためである。従っ
て、上述した理由から、IGT110はIGT88よりも低いウエ
ル抵抗を有する。しかしながら、このようにベース領域
の表面の面積を増大すると、通常「MOSFET周囲部」と呼
ばれる、チャンネルの断面積が減少する。ベース領域の
体積が増大するとエミッタ領域の体積が減少し、エミッ
タ領域の体積が減少すると装置のチャンネル(即ち、第
4C図のチャンネル92hおよび92j)の断面積が減少するこ
とになることが理解されよう。従って、本発明のこの別
の実施例を使用する時には、ウエル抵抗の減少とMOSFET
周囲部の増大との兼合いを考えなければならない。
第6図は本発明の更に別の実施例のIGT130を示してい
る。このIGT130は、ベース領域138内に設けられ且つ離
間したエミッタ領域の側部分134bおよび134cを接続する
エミッタ領域のブリッジ部分134aが追加されていること
を除いて、第4図乃至第4B図に示されているセル80と同
様なセル132を含む。このブリッジ部分134aはエミッタ
領域の側部分134bおよび134c間で、点線で示す接触窓13
6を横切るように横方向に延在して、ベース領域138の表
面を中断する表面を有する。ブリッジ部分134aの機能は
接触窓136の斜線部分140を考慮することによって理解さ
れよう。この斜線部分は、整合していないエミッタ電極
が露出したセルの表面とオーミック接触する面積を表わ
す。このような不整合は、エミッタ電極部分が接触窓を
完全に充填していない場合であって、通常の装置の製造
工程の際のマスクの位置合せ不良によって生じるもので
ある、第4B図を考慮することにより、このような不整合
によってエミッタ電極と接触しないエミッタ領域の側部
分を含むセルの一部が不活性になることが理解されるで
あろう。ブリッジ部分134aは離間したエミッタ領域の側
部分134bおよび134cを電気的に接続するように機能し、
これによりエミッタ電極が整合していない場合において
もセル全体が有効に作用するように保証する。
る。このIGT130は、ベース領域138内に設けられ且つ離
間したエミッタ領域の側部分134bおよび134cを接続する
エミッタ領域のブリッジ部分134aが追加されていること
を除いて、第4図乃至第4B図に示されているセル80と同
様なセル132を含む。このブリッジ部分134aはエミッタ
領域の側部分134bおよび134c間で、点線で示す接触窓13
6を横切るように横方向に延在して、ベース領域138の表
面を中断する表面を有する。ブリッジ部分134aの機能は
接触窓136の斜線部分140を考慮することによって理解さ
れよう。この斜線部分は、整合していないエミッタ電極
が露出したセルの表面とオーミック接触する面積を表わ
す。このような不整合は、エミッタ電極部分が接触窓を
完全に充填していない場合であって、通常の装置の製造
工程の際のマスクの位置合せ不良によって生じるもので
ある、第4B図を考慮することにより、このような不整合
によってエミッタ電極と接触しないエミッタ領域の側部
分を含むセルの一部が不活性になることが理解されるで
あろう。ブリッジ部分134aは離間したエミッタ領域の側
部分134bおよび134cを電気的に接続するように機能し、
これによりエミッタ電極が整合していない場合において
もセル全体が有効に作用するように保証する。
第7図は本発明の更に別の実施例のIGT142を示してい
る。このIGT142は146a乃至146dでそれぞれ示す4つのエ
ミッタ領域のブリッジ部分が追加されている以外は第5
図および第5A図のセル110と同様なセル144を含む。ブリ
ッジ部分の各々は一対の横方向に対向しているエミッタ
領域の側部セグメントを接続する。例えば、エミッタ領
域のブリッジ部分146aは離間したエミッタ領域の側部セ
グメント148および150を相互接続する。これらのブリッ
ジ部分146a乃至146dは第6図のブリッジ部分134aと同じ
機能を有する。
る。このIGT142は146a乃至146dでそれぞれ示す4つのエ
ミッタ領域のブリッジ部分が追加されている以外は第5
図および第5A図のセル110と同様なセル144を含む。ブリ
ッジ部分の各々は一対の横方向に対向しているエミッタ
領域の側部セグメントを接続する。例えば、エミッタ領
域のブリッジ部分146aは離間したエミッタ領域の側部セ
グメント148および150を相互接続する。これらのブリッ
ジ部分146a乃至146dは第6図のブリッジ部分134aと同じ
機能を有する。
これまで本発明をIGTについて説明したが、本発明はま
た電力用MOSFETのような他の絶縁ゲート形半導体装置に
も適用される。典型的な電力用MOSFETでは第1図のP+
コレクタ領域24がN+アノード領域と置き換えられる以
外は第1図のIGT10と同じである。本技術分野に専門知
識を有する者にとって明らかであるように、電力用MOSF
ETのソース、本体(基板)およびドレイン領域はそれぞ
れIGTのエミッタ、ベースおよびドレイン領域に対応す
る。同様に、MOSFETのソース、ゲートおよびドレイン電
極はIGTのエミッタ、ゲートおよびコレクタ電極に対応
する。
た電力用MOSFETのような他の絶縁ゲート形半導体装置に
も適用される。典型的な電力用MOSFETでは第1図のP+
コレクタ領域24がN+アノード領域と置き換えられる以
外は第1図のIGT10と同じである。本技術分野に専門知
識を有する者にとって明らかであるように、電力用MOSF
ETのソース、本体(基板)およびドレイン領域はそれぞ
れIGTのエミッタ、ベースおよびドレイン領域に対応す
る。同様に、MOSFETのソース、ゲートおよびドレイン電
極はIGTのエミッタ、ゲートおよびコレクタ電極に対応
する。
電力用MOSFETの動作は典型的には、キャリアが本体領域
からドレイン領域に注入されるモード、およびこの蓄積
されたキャリアがIGTの逆方向電流に類似する逆方向電
流を構成するように本体・ソース接合部に沿ってソース
領域を通ってソース電極へ流出する別のモードを有す
る。逆方向電流のこの流出の間、MOSFET構造に固有の単
一のバイポーラ・トランジスタがソース・本体接合部に
隣接するMOSFETのウエル内に形成される横方向電圧によ
ってターンオンしやすい。このようなターンオン動作は
MOSFET故障を生じさせる。本発明に従ってMOSFETセルを
構成することにより、ウエル抵抗は低下し、逆方向電流
の有害な影響は最小となり、これにより電力用MOSFETが
安全かつ確実に制御できる順方向電流の大きさを増大す
ることができるのである。
からドレイン領域に注入されるモード、およびこの蓄積
されたキャリアがIGTの逆方向電流に類似する逆方向電
流を構成するように本体・ソース接合部に沿ってソース
領域を通ってソース電極へ流出する別のモードを有す
る。逆方向電流のこの流出の間、MOSFET構造に固有の単
一のバイポーラ・トランジスタがソース・本体接合部に
隣接するMOSFETのウエル内に形成される横方向電圧によ
ってターンオンしやすい。このようなターンオン動作は
MOSFET故障を生じさせる。本発明に従ってMOSFETセルを
構成することにより、ウエル抵抗は低下し、逆方向電流
の有害な影響は最小となり、これにより電力用MOSFETが
安全かつ確実に制御できる順方向電流の大きさを増大す
ることができるのである。
要約すると、本発明は、典型的な従来のIGDの物理的構
造を変更することによって、ウエル抵抗を低減し、逆方
向電流の集中による影響を少なくしたセルを有する改良
した新規な装置を提供する。これらの特性は、各セルし
たがってIGDがオン状態にラッチされて動作を制御でき
ない状態に至るまでの逆方向電流の大きさを増大させる
という正味の効果を有する。逆方向電流は装置の主電流
の関数として部分的に変化し、且つ装置のターンオフの
際にはかなりの大きさになるので、本発明はIGDが確実
にゲート制御し且つターンオフできる装置の主電流の大
きさを増大させるという正味の効果を有する。
造を変更することによって、ウエル抵抗を低減し、逆方
向電流の集中による影響を少なくしたセルを有する改良
した新規な装置を提供する。これらの特性は、各セルし
たがってIGDがオン状態にラッチされて動作を制御でき
ない状態に至るまでの逆方向電流の大きさを増大させる
という正味の効果を有する。逆方向電流は装置の主電流
の関数として部分的に変化し、且つ装置のターンオフの
際にはかなりの大きさになるので、本発明はIGDが確実
にゲート制御し且つターンオフできる装置の主電流の大
きさを増大させるという正味の効果を有する。
本発明の実施例を細長い長方形の接触窓およびセルを有
するものとして図示し説明してきたが、本技術分野に専
門知識を有する者には、エミッタ電極とオーミック接触
するベースおよびエミッタ領域の表面の面積比を増大す
ることによって得られる利点が他の構造を有する接触窓
およびセルによっても達成し得るものであることが理解
されよう。即ち、ベースおよびエミッタ領域の表面の面
積比が1/3以上である限り、装置のウエル抵抗は実質的
に低減される。更に、ここに説明した全ての実施例で示
されているように、ベース領域の端部分の表面が長方形
のセルの接触窓の端部と同じ広がりを持つようにベース
領域の端部分を位置付けするという特徴は、エミッタお
よびベース領域の表面の面積比に関係なく、どのような
長方形の接触窓の場合でも実施することができる。この
特徴は逆方向電流の集中による影響を減らし、ここに説
明したようにIGTの特性を改良する。
するものとして図示し説明してきたが、本技術分野に専
門知識を有する者には、エミッタ電極とオーミック接触
するベースおよびエミッタ領域の表面の面積比を増大す
ることによって得られる利点が他の構造を有する接触窓
およびセルによっても達成し得るものであることが理解
されよう。即ち、ベースおよびエミッタ領域の表面の面
積比が1/3以上である限り、装置のウエル抵抗は実質的
に低減される。更に、ここに説明した全ての実施例で示
されているように、ベース領域の端部分の表面が長方形
のセルの接触窓の端部と同じ広がりを持つようにベース
領域の端部分を位置付けするという特徴は、エミッタお
よびベース領域の表面の面積比に関係なく、どのような
長方形の接触窓の場合でも実施することができる。この
特徴は逆方向電流の集中による影響を減らし、ここに説
明したようにIGTの特性を改良する。
本発明の実施例を特定の導電型を有する種々の領域を含
む装置について説明したが、本発明が導電型すなわちP
とNの導電型を逆にし、その結果の正孔と電子の流れが
逆になるようにした領域を有する装置にも同様に適用で
きことは本技術分野に専門知識を有する者にとっては明
らかなことであろう。更に、上述したように、IGTを説
明するために使用された用語は電力用MOSFETに用いられ
る用語に対応する。従って、IGTについての用語で記載
されている特許請求の範囲の用語はMOSFETと等価なもの
を含んでいるものである。
む装置について説明したが、本発明が導電型すなわちP
とNの導電型を逆にし、その結果の正孔と電子の流れが
逆になるようにした領域を有する装置にも同様に適用で
きことは本技術分野に専門知識を有する者にとっては明
らかなことであろう。更に、上述したように、IGTを説
明するために使用された用語は電力用MOSFETに用いられ
る用語に対応する。従って、IGTについての用語で記載
されている特許請求の範囲の用語はMOSFETと等価なもの
を含んでいるものである。
本発明を好適実施例について図示し説明してきたが、本
技術分野に専門知識を有する者にとっては本発明の精神
および範囲から逸脱することなく種々の変更、変形、置
換え等が可能であることが理解されよう。従って、本発
明は特許請求の範囲によって限定されるものである。
技術分野に専門知識を有する者にとっては本発明の精神
および範囲から逸脱することなく種々の変更、変形、置
換え等が可能であることが理解されよう。従って、本発
明は特許請求の範囲によって限定されるものである。
第1図は従来の構成の絶縁ゲート形トランジスタ(IG
T)の断面図である。 第2図は第1図のIGTの一部を示す平面図である。 第3図はIGTの概略電気回路図である。 第4図は本発明に従って構成されたIGTの一部を示す平
面図である。 第4A図は第4図の線4A−4Aに沿った断面図である。 第4B図は第4図の線4B−4Bに沿った断面図である。 第5図は本発明の別の実施例のIGTの一部を示す平面図
である。 第5A図は第5図の線5A−5Aに沿う断面図である。 第6図は本発明の更に別の実施例のIGTの一部を示す平
面図である。 第7図は本発明の別の実施例のIGTの一部を示す平面図
である。 (主な符号の説明) 80……絶縁ゲート形トランジスタ、82……ウェーハ、8
4,86……主面、88……セル、90……ドリフト領域、92…
…ベース領域、92a,92b……ベース領域の端部分、92c…
…ベース領域の中央部分、93……ベース・ドリフト接合
部、94……エミッタ領域、100a,100b……ゲート電極、1
02a,102b……絶縁領域、104……接触窓、104a,104b……
接触窓の側部、104c,104d……接触窓の端部。
T)の断面図である。 第2図は第1図のIGTの一部を示す平面図である。 第3図はIGTの概略電気回路図である。 第4図は本発明に従って構成されたIGTの一部を示す平
面図である。 第4A図は第4図の線4A−4Aに沿った断面図である。 第4B図は第4図の線4B−4Bに沿った断面図である。 第5図は本発明の別の実施例のIGTの一部を示す平面図
である。 第5A図は第5図の線5A−5Aに沿う断面図である。 第6図は本発明の更に別の実施例のIGTの一部を示す平
面図である。 第7図は本発明の別の実施例のIGTの一部を示す平面図
である。 (主な符号の説明) 80……絶縁ゲート形トランジスタ、82……ウェーハ、8
4,86……主面、88……セル、90……ドリフト領域、92…
…ベース領域、92a,92b……ベース領域の端部分、92c…
…ベース領域の中央部分、93……ベース・ドリフト接合
部、94……エミッタ領域、100a,100b……ゲート電極、1
02a,102b……絶縁領域、104……接触窓、104a,104b……
接触窓の側部、104c,104d……接触窓の端部。
Claims (9)
- 【請求項1】主表面84を有する基板82内および基板82上
に形成される半導体装置であり、 第1導電型で前記基板内に設けられ、前記主表面に隣接
する第1表面部を有した第1領域94,95と、 前記第1導電型と反対の第2導電型で前記基板内に設け
られ、前記基板内の前記第1領域を閉じ込め、前記主表
面に隣接する第2表面部を有する第2領域92と、 前記第1および第2表面部上に設けられた絶縁層102で
あり、第1表面部の第1部分とこの第1部分に隣接する
とともにこの第1部分に沿って伸びる前記第2表面部の
第2部分上で前記絶縁層内に形成された実質的に長方形
の接触窓104を含む絶縁層102と、 前記接触窓内に設けられ、前記第1および第2領域の前
記第1および第2部分とオーミック接触する第1電極層
95と、 前記絶縁層の一部分上に設けられたゲート電極100を含
み、 前記第2部分は前記第1および第2領域間の接合部から
隔てられた前記第2表面部の部分92d,92eを含むことに
よって前記接触窓へ流れる電流の前記第2領域における
集中を低減する構成を有することを特徴とする絶縁ゲー
ト形半導体装置。 - 【請求項2】前記接触窓は一対の縦辺104a,104bと一対
の横辺104c,104dを含み、前記第2表面部の前記第2部
分は一対の端部92d,92eを含み、各端部は前記接触窓の
それぞれの横端に隣接するとともに共通に伸びており、
前記端部の長さに対する前記辺の長さの比は20以上であ
る特許請求の範囲第1項記載の絶縁ゲート形半導体装
置。 - 【請求項3】前記第1部分の面積に対する前記第2部分
の面積の比は1/3以上である特許請求の範囲第2項記載
の絶縁ゲート形半導体装置。 - 【請求項4】前記端部は長方形である特許請求の範囲第
2項記載の絶縁ゲート形半導体装置。 - 【請求項5】前記第1表面部の前記第1部分は前記接触
窓のそれぞれの縦辺104a,104bに近接した一対の側部94,
95を含み、更に、前記第2表面部の前記第2部分は前記
第1表面部の前記一対の側部の間に設けられた中心部92
cを含む特許請求の範囲第2項記載の絶縁ゲート形半導
体装置。 - 【請求項6】前記第1表面部の前記第1部分は前記側部
を相互に接続するとともに前記中心部を中断する少なく
とも1つのブリッジ部分134aを含む特許請求の範囲第5
項記載の絶縁ゲート形半導体装置。 - 【請求項7】前記側部は複数の縦方向に隔てられたセグ
メント148,150を含み、前記中心部は前記側部のセグメ
ント間に伸長部146a〜146dを含む特許請求の範囲第6項
記載の絶縁ゲート形半導体装置。 - 【請求項8】前記第2領域に隣接する前記第1導電型の
前記基板内に第3領域90と、 前記第3領域に関連して前記第2導電型の前記基板内に
第4領域89と、 前記絶縁層上と前記第1および第3領域間の一対の前記
第2領域上に設けられたゲート電極100と、 前記第4領域とオーミック接触する第2電極層96を含む
特許請求の範囲第2項記載の絶縁ゲート形半導体装置。 - 【請求項9】前記第1領域,前記第2領域,前記絶縁
層,前記第1電極層および前記ゲート電極は第1セル20
を含み、前記半導体装置は1つ以上の他のセル18,22を
含み、前記他のセルは前記第1セルと等しく、全て一緒
に接続されたゲート電極を有する特許請求の範囲第8項
記載の絶縁ゲート形半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US781381 | 1985-09-30 | ||
| US06/781,381 US4809045A (en) | 1985-09-30 | 1985-09-30 | Insulated gate device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62113477A JPS62113477A (ja) | 1987-05-25 |
| JPH06101565B2 true JPH06101565B2 (ja) | 1994-12-12 |
Family
ID=25122544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61228534A Expired - Lifetime JPH06101565B2 (ja) | 1985-09-30 | 1986-09-29 | 絶縁ゲ−ト形半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4809045A (ja) |
| EP (1) | EP0217266B1 (ja) |
| JP (1) | JPH06101565B2 (ja) |
| DE (1) | DE3689782T2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4641162A (en) * | 1985-12-11 | 1987-02-03 | General Electric Company | Current limited insulated gate device |
| US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
| JPH07120794B2 (ja) * | 1986-07-09 | 1995-12-20 | 株式会社東芝 | Mos型半導体装置 |
| JP2722415B2 (ja) * | 1987-06-05 | 1998-03-04 | 富士電機株式会社 | 半導体素子の製造方法 |
| JPH0766968B2 (ja) * | 1987-08-24 | 1995-07-19 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US5285094A (en) * | 1987-08-24 | 1994-02-08 | Hitachi, Ltd. | Vertical insulated gate semiconductor device with less influence from the parasitic bipolar effect |
| JPH07105496B2 (ja) * | 1989-04-28 | 1995-11-13 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JPH03155677A (ja) * | 1989-08-19 | 1991-07-03 | Fuji Electric Co Ltd | 伝導度変調型mosfet |
| JPH0396282A (ja) * | 1989-09-08 | 1991-04-22 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JPH03194974A (ja) * | 1989-12-22 | 1991-08-26 | Fuji Electric Co Ltd | Mos型半導体装置 |
| US5296725A (en) * | 1992-06-10 | 1994-03-22 | North Carolina State University At Raleigh | Integrated multicelled semiconductor switching device for high current applications |
| JP3297129B2 (ja) * | 1992-10-08 | 2002-07-02 | 株式会社東芝 | 半導体装置 |
| US5396097A (en) * | 1993-11-22 | 1995-03-07 | Motorola Inc | Transistor with common base region |
| EP0661755A1 (en) * | 1993-12-28 | 1995-07-05 | AT&T Corp. | High voltage semiconductor device having improved electrical ruggedness and reduced cell pitch |
| JPH10132871A (ja) * | 1996-10-29 | 1998-05-22 | Toshiba Corp | 半導体装置 |
| JP3692684B2 (ja) * | 1997-02-17 | 2005-09-07 | 株式会社デンソー | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
| KR100256109B1 (ko) * | 1997-05-07 | 2000-05-01 | 김덕중 | 전력 반도체 장치 |
| KR100316723B1 (ko) * | 1999-03-26 | 2001-12-12 | 김덕중 | 낮은 온 저항과 큰 견고함을 갖는 전력용 모스 트랜지스터 |
| GB2373634B (en) | 2000-10-31 | 2004-12-08 | Fuji Electric Co Ltd | Semiconductor device |
| JP4082295B2 (ja) * | 2003-07-11 | 2008-04-30 | トヨタ自動車株式会社 | 半導体装置 |
| TWI315765B (en) * | 2007-05-16 | 2009-10-11 | Avision Inc | Separable shaft coupler and transmission device using the same |
| JP5150675B2 (ja) * | 2010-03-25 | 2013-02-20 | 株式会社東芝 | 半導体装置 |
| CN104106139A (zh) * | 2012-06-01 | 2014-10-15 | 富士电机株式会社 | 半导体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
| FR2460542A1 (fr) * | 1979-06-29 | 1981-01-23 | Thomson Csf | Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor |
| JPS5688363A (en) * | 1979-12-20 | 1981-07-17 | Nec Corp | Field effect transistor |
| US4345265A (en) * | 1980-04-14 | 1982-08-17 | Supertex, Inc. | MOS Power transistor with improved high-voltage capability |
| SE8107136L (sv) * | 1980-12-02 | 1982-06-03 | Gen Electric | Styrelektrodforsedd likriktaranordning |
| US4402003A (en) * | 1981-01-12 | 1983-08-30 | Supertex, Inc. | Composite MOS/bipolar power device |
| FR2507820A1 (fr) * | 1981-06-16 | 1982-12-17 | Thomson Csf | Transistor bipolaire a commande par effet de champ au moyen d'une grille isolee |
| JPS586170A (ja) * | 1981-07-02 | 1983-01-13 | Nec Corp | 電界効果トランジスタ |
| JPS5889864A (ja) * | 1981-11-24 | 1983-05-28 | Hitachi Ltd | 絶縁ゲ−ト型半導体装置 |
| US4443931A (en) * | 1982-06-28 | 1984-04-24 | General Electric Company | Method of fabricating a semiconductor device with a base region having a deep portion |
| US4417385A (en) * | 1982-08-09 | 1983-11-29 | General Electric Company | Processes for manufacturing insulated-gate semiconductor devices with integral shorts |
| JPS6029231A (ja) * | 1983-06-24 | 1985-02-14 | Inoue Japax Res Inc | ワイヤカット放電加工方法 |
| US4587713A (en) * | 1984-02-22 | 1986-05-13 | Rca Corporation | Method for making vertical MOSFET with reduced bipolar effects |
| JP2585505B2 (ja) * | 1984-09-29 | 1997-02-26 | 株式会社東芝 | 導電変調型mosfet |
| US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
| US4641162A (en) * | 1985-12-11 | 1987-02-03 | General Electric Company | Current limited insulated gate device |
-
1985
- 1985-09-30 US US06/781,381 patent/US4809045A/en not_active Expired - Lifetime
-
1986
- 1986-09-23 DE DE3689782T patent/DE3689782T2/de not_active Expired - Lifetime
- 1986-09-23 EP EP86113061A patent/EP0217266B1/en not_active Expired - Lifetime
- 1986-09-29 JP JP61228534A patent/JPH06101565B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3689782T2 (de) | 1994-11-03 |
| DE3689782D1 (de) | 1994-05-19 |
| EP0217266B1 (en) | 1994-04-13 |
| JPS62113477A (ja) | 1987-05-25 |
| EP0217266A2 (en) | 1987-04-08 |
| EP0217266A3 (en) | 1989-04-05 |
| US4809045A (en) | 1989-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06101565B2 (ja) | 絶縁ゲ−ト形半導体装置 | |
| EP0219995B1 (en) | Gate turn-off thyristor with independent turn-on/off controlling transistors | |
| JP5357370B2 (ja) | 半導体デバイス | |
| US6118150A (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| US5079602A (en) | Insulated gate bipolar transistor | |
| EP0159663A2 (en) | High-density V-groove MOS-controlled thyristors, insulated-gate transistors, and MOSFETs, and methods for fabrication | |
| JPH0439770B2 (ja) | ||
| EP0565349A2 (en) | MOS-controlled thyristor | |
| US5173435A (en) | Insulated gate bipolar transistor | |
| JPH0758784B2 (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| US4786958A (en) | Lateral dual gate thyristor and method of fabricating same | |
| JPS62145777A (ja) | 絶縁ゲートトランジスタアレイ | |
| US4641162A (en) | Current limited insulated gate device | |
| CA2085250A1 (en) | Gated base controlled thyristor | |
| KR920003704B1 (ko) | 바이폴라 반도체 스윗칭장치와 그의 제조방법 | |
| US4622568A (en) | Planar field-shaped bidirectional power FET | |
| EP0540017B1 (en) | MOS gate controlled thyristor | |
| JP2000311998A (ja) | 絶縁ゲートターンオフサイリスタ | |
| WO1990010310A1 (en) | Thyristor | |
| EP0081642A2 (en) | Multicellular thyristor | |
| KR0163928B1 (ko) | 이미터 스위치 사이리스터 | |
| JPH0529628A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3371836B2 (ja) | 半導体装置 | |
| JPS6373670A (ja) | 導電変調型mosfet | |
| JPH045274B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |