JPH0614440B2 - 周波数記憶回路 - Google Patents
周波数記憶回路Info
- Publication number
- JPH0614440B2 JPH0614440B2 JP59086803A JP8680384A JPH0614440B2 JP H0614440 B2 JPH0614440 B2 JP H0614440B2 JP 59086803 A JP59086803 A JP 59086803A JP 8680384 A JP8680384 A JP 8680384A JP H0614440 B2 JPH0614440 B2 JP H0614440B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fml
- pole
- switch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、マイクロ波帯の遅延線と補償アンプを使っ
たＦＭＬ複数個を２個のダイオードスイッチを使用して
並列に接続し、比較的パルス幅の広いパルス状ＲＦ信号
を高周波的に記憶し、再生する周波数記憶回路に関する
ものである。
たＦＭＬ複数個を２個のダイオードスイッチを使用して
並列に接続し、比較的パルス幅の広いパルス状ＲＦ信号
を高周波的に記憶し、再生する周波数記憶回路に関する
ものである。
従来、この種の回路として、第１図の構成図に示すもの
があった。図において、１は１極双投ダイオードスイッ
チ、２は遅延線の高周波損失を補償する補償アンプ、３
はハイブリッド回路、４は高周波遅延線、５は位相補償
回路、６はダイオードスイッチ１の１極側入力、７はダ
イオードスイッチ１の双投出力の一方と補償アンプ２の
入力との接続点、８は補償アンプ２の出力とハイブリッ
ド３の入力との接続点、９はハイブリッド３の一出力と
遅延線４の入力との接続点、１０は遅延線４の出力と位
相補償回路５の入力との接続点、１１は位相補償回路５
の出力とダイオードスイッチ１の双投出力の他方との接
続点、１２はハイブリッド３の他の出力である。
があった。図において、１は１極双投ダイオードスイッ
チ、２は遅延線の高周波損失を補償する補償アンプ、３
はハイブリッド回路、４は高周波遅延線、５は位相補償
回路、６はダイオードスイッチ１の１極側入力、７はダ
イオードスイッチ１の双投出力の一方と補償アンプ２の
入力との接続点、８は補償アンプ２の出力とハイブリッ
ド３の入力との接続点、９はハイブリッド３の一出力と
遅延線４の入力との接続点、１０は遅延線４の出力と位
相補償回路５の入力との接続点、１１は位相補償回路５
の出力とダイオードスイッチ１の双投出力の他方との接
続点、１２はハイブリッド３の他の出力である。
また第１図の波形説明図において、１３は第１図のＦＭ
Ｌの入力６に入力されるＲＦ信号の波形でパルス幅がＰ
ｗμｓである。１４はＦＭＬ内ダイオードスイッチ１に
加えられる切換信号波形を示し、該ダイオードスイッチ
１はＲＦ信号が入力されてから、Ｐｗ／Ｎμｓ後に接続
点７と１１が接続される状態になり、この時間Ｐｗ／Ｎ
μｓは遅延線４の遅延時間に等しくしてある。１５はＲ
Ｆ信号からＦＭＬに取り込まれるＲＦ信号波形，１６は
ＦＭＬの出力１２に現れるＲＦ信号波形を示す。
Ｌの入力６に入力されるＲＦ信号の波形でパルス幅がＰ
ｗμｓである。１４はＦＭＬ内ダイオードスイッチ１に
加えられる切換信号波形を示し、該ダイオードスイッチ
１はＲＦ信号が入力されてから、Ｐｗ／Ｎμｓ後に接続
点７と１１が接続される状態になり、この時間Ｐｗ／Ｎ
μｓは遅延線４の遅延時間に等しくしてある。１５はＲ
Ｆ信号からＦＭＬに取り込まれるＲＦ信号波形，１６は
ＦＭＬの出力１２に現れるＲＦ信号波形を示す。
次に動作について説明する。
ダイオードスイッチ１の入力６にパルス幅ＰｗμｓのＲ
Ｆ信号１３が入力されると、ダイオードスイッチ１に波
形１４に示すスイッチ切換信号が加わり、入力ＲＦ信号
の中から波形１５に示すパルス幅Ｐｗ／Ｎμｓの高周波
信号が切り取られる。このＲＦ信号は補償アンプ２によ
り遅延線４の高周波損失及びハイブリッド３の分配損失
を含むＦＭＬループ損失分に相当する高周波増幅が行わ
れて接続点８に現れる。更にハイブリッド３で分配され
接続点９から遅延線４に入り、Ｐｗ／Ｎμｓの遅延時間
を加えられて接続点１０を通り位相補償回路に入力す
る。更に位相補償回路５の出力側接続点１１にＲＦ信号
が現れた時にはダイオードスイッチ１は波形１４の切換
信号により接続点１１と接続点７とが接続される状態と
なっているため、このＲＦ信号は再び補償アンプ２に入
り、上記作動が再び繰り返えされることになり、ＦＭＬ
内にＲＦ信号として記憶されることになる。従ってＦＭ
Ｌの出力端１２には波形１６に示すＲＦ信号出力が現れ
る。なお位相補償回路５は波形１６に示すＰｗ／Ｎμｓ
毎の波形の境目のＲＦ信号の位相が合致するようにＦＭ
Ｌループ内位相を調整する回路である。
Ｆ信号１３が入力されると、ダイオードスイッチ１に波
形１４に示すスイッチ切換信号が加わり、入力ＲＦ信号
の中から波形１５に示すパルス幅Ｐｗ／Ｎμｓの高周波
信号が切り取られる。このＲＦ信号は補償アンプ２によ
り遅延線４の高周波損失及びハイブリッド３の分配損失
を含むＦＭＬループ損失分に相当する高周波増幅が行わ
れて接続点８に現れる。更にハイブリッド３で分配され
接続点９から遅延線４に入り、Ｐｗ／Ｎμｓの遅延時間
を加えられて接続点１０を通り位相補償回路に入力す
る。更に位相補償回路５の出力側接続点１１にＲＦ信号
が現れた時にはダイオードスイッチ１は波形１４の切換
信号により接続点１１と接続点７とが接続される状態と
なっているため、このＲＦ信号は再び補償アンプ２に入
り、上記作動が再び繰り返えされることになり、ＦＭＬ
内にＲＦ信号として記憶されることになる。従ってＦＭ
Ｌの出力端１２には波形１６に示すＲＦ信号出力が現れ
る。なお位相補償回路５は波形１６に示すＰｗ／Ｎμｓ
毎の波形の境目のＲＦ信号の位相が合致するようにＦＭ
Ｌループ内位相を調整する回路である。
従来の周波数記憶回路は以上のように構成されているの
で、入力ＲＦ信号の前縁部Ｐｗ／ＮμｓのＲＦ信号しか
記憶することができず、Ｐｗ内で周波数が変化している
ＲＦ信号については記憶再生が不可能であった。また周
波数が変化していない場合にも、切り取られたＲＦ信号
がＦＭＬループを回転する度に補償アンプの内部雑音に
より、ＲＦ信号対雑音レベル（Ｓ／Ｎ）が下がり、長時
間（約１０μｓ以上）のＲＦ信号記憶は不可能であっ
た。
で、入力ＲＦ信号の前縁部Ｐｗ／ＮμｓのＲＦ信号しか
記憶することができず、Ｐｗ内で周波数が変化している
ＲＦ信号については記憶再生が不可能であった。また周
波数が変化していない場合にも、切り取られたＲＦ信号
がＦＭＬループを回転する度に補償アンプの内部雑音に
より、ＲＦ信号対雑音レベル（Ｓ／Ｎ）が下がり、長時
間（約１０μｓ以上）のＲＦ信号記憶は不可能であっ
た。
〔発明の概要〕 この発明は、上記のような従来のものの欠点を除去する
ようになされたもので、マイクロ波帯で作動するダイオ
ードスイッチ，補償アンプ，ハイブリッド回路，遅延線
及び位相補償回路をループ状に接続し、かつダイオード
スイッチに入力を、ハイブリッド回路に出力を有してな
るマイクロ波周波数記憶回路（以下ＦＭＬという）本体
をＮ個設けるとともに、Ｎ投側に上記Ｎ個のＦＭＬ本体
の入力がそれぞれ接続され１極側をマイクロ波信号（以
下ＲＦ信号という）の入力端子とした第１の１極Ｎ投ス
イッチと、Ｎ投側に上記Ｎ個のＦＭＬ本体の出力がそれ
ぞれ接続され１極側を出力端子とした第２の１極Ｎ投ス
イッチとを設け、上記第１の１極Ｎ投スイッチをＰｗ／
Ｎ（ＰｗはＦＭＬ信号の幅）毎に切換えて入力ＲＦ信号
をＮ個のＦＭＬ本体に高周波的に記憶させるとともに、
上記第１の１極Ｎ投スイッチと同期させてその切り換え
順序と同じ順序を繰り返すように上記第２の１極Ｎ投ス
イッチを切換えて各ＦＭＬ本体に記憶させているＲＦ信
号を順次取り出し再生するようにしたので、入力ＲＦパ
ルス信号内の全ＲＦ信号を正確に記憶，再生することが
可能であり、またＲＦ信号がＦＭＬ内を回転する回数が
少なく、補償アンプによるＳ／Ｎの劣化も少ない周波数
記憶回路を提供することを目的としている。
ようになされたもので、マイクロ波帯で作動するダイオ
ードスイッチ，補償アンプ，ハイブリッド回路，遅延線
及び位相補償回路をループ状に接続し、かつダイオード
スイッチに入力を、ハイブリッド回路に出力を有してな
るマイクロ波周波数記憶回路（以下ＦＭＬという）本体
をＮ個設けるとともに、Ｎ投側に上記Ｎ個のＦＭＬ本体
の入力がそれぞれ接続され１極側をマイクロ波信号（以
下ＲＦ信号という）の入力端子とした第１の１極Ｎ投ス
イッチと、Ｎ投側に上記Ｎ個のＦＭＬ本体の出力がそれ
ぞれ接続され１極側を出力端子とした第２の１極Ｎ投ス
イッチとを設け、上記第１の１極Ｎ投スイッチをＰｗ／
Ｎ（ＰｗはＦＭＬ信号の幅）毎に切換えて入力ＲＦ信号
をＮ個のＦＭＬ本体に高周波的に記憶させるとともに、
上記第１の１極Ｎ投スイッチと同期させてその切り換え
順序と同じ順序を繰り返すように上記第２の１極Ｎ投ス
イッチを切換えて各ＦＭＬ本体に記憶させているＲＦ信
号を順次取り出し再生するようにしたので、入力ＲＦパ
ルス信号内の全ＲＦ信号を正確に記憶，再生することが
可能であり、またＲＦ信号がＦＭＬ内を回転する回数が
少なく、補償アンプによるＳ／Ｎの劣化も少ない周波数
記憶回路を提供することを目的としている。
以下、この発明の実施例を図について説明する。
第２図は本発明の一実施例による周波数記憶回路を示
し、この実施例ではマイクロ波周波数記憶回路本体を４
個設ける場合を示している。１８〜２１はマイクロ波周
波数記憶回路本体で、各ＦＭＬ１８〜２１の内部構成は
第１図の構成図と同様になっている。即ち、各ＦＭＬ１
８〜２１は、それぞれマイクロ波帯で作動するダイオー
ドスイッチ，補償アンプ，ハイブリッド回路，遅延線及
び位相補償回路をループ状に配置するとともに、ダイオ
ードスイッチに入力を、ハイブリッド回路に出力を設け
ることによって構成されたものである。また、１７は４
投側に上記４個のＦＭＬ１８〜２１の入力がそれぞれ接
続され１極側をＲＦ信号の入力端子とした入力側の１極
４投スイッチ（第１の１極４投スイッチ）、２２は４投
側に上記４個のＦＭＬ１８〜２１の出力がそれぞれ接続
され１極側を出力端子とした出力側の１極４投スイッチ
（第２の１極４投スイッチ）であり、入力側の１極４投
スイッチ１７をＰｗ／４（ＰｗはＦＭＬ信号の幅）毎に
切換えて入力ＲＦ信号を４個のＦＭＬ１８〜２１に高周
波的に記憶させるとともに、入力側の１極Ｎ投スイッチ
１７と同期させてその切り換え順序と同じ順序を繰り返
すように出力側の１極Ｎ投スイッチ２２を切換えて各Ｆ
ＭＬ１８〜２１に記憶させているＲＦ信号を順次取り出
し再生する。２３はダイオードスイッチ１７の出力とＦ
ＭＬ１８の入力との接続点，以下２４〜２６も同等の接
続点、２７はＦＭＬ１８の出力とダイオードスイッチ２
２の入力との接続点，以下２８〜３０も同等の接続点、
３１はダイオードスイッチ１７の入力、３２はダイオー
ドスイッチ２２の出力、３３は入力３１に加えられるＲ
Ｆ信号で、説明を簡単にするために、周波数が等間隔で
ｆ１，ｆ２，ｆ３，ｆ４と変化しているものとする。３
４は接続点２７に現れるＲＦ信号の波形，以下、３５は
接続点２８に，３６は接続点２９に，３７は接続点３０
にそれぞれ現れるＲＦ信号の波形である。また３８はダ
イオードスイッチ２２の出力に現れるＲＦ信号の波形で
ある。
し、この実施例ではマイクロ波周波数記憶回路本体を４
個設ける場合を示している。１８〜２１はマイクロ波周
波数記憶回路本体で、各ＦＭＬ１８〜２１の内部構成は
第１図の構成図と同様になっている。即ち、各ＦＭＬ１
８〜２１は、それぞれマイクロ波帯で作動するダイオー
ドスイッチ，補償アンプ，ハイブリッド回路，遅延線及
び位相補償回路をループ状に配置するとともに、ダイオ
ードスイッチに入力を、ハイブリッド回路に出力を設け
ることによって構成されたものである。また、１７は４
投側に上記４個のＦＭＬ１８〜２１の入力がそれぞれ接
続され１極側をＲＦ信号の入力端子とした入力側の１極
４投スイッチ（第１の１極４投スイッチ）、２２は４投
側に上記４個のＦＭＬ１８〜２１の出力がそれぞれ接続
され１極側を出力端子とした出力側の１極４投スイッチ
（第２の１極４投スイッチ）であり、入力側の１極４投
スイッチ１７をＰｗ／４（ＰｗはＦＭＬ信号の幅）毎に
切換えて入力ＲＦ信号を４個のＦＭＬ１８〜２１に高周
波的に記憶させるとともに、入力側の１極Ｎ投スイッチ
１７と同期させてその切り換え順序と同じ順序を繰り返
すように出力側の１極Ｎ投スイッチ２２を切換えて各Ｆ
ＭＬ１８〜２１に記憶させているＲＦ信号を順次取り出
し再生する。２３はダイオードスイッチ１７の出力とＦ
ＭＬ１８の入力との接続点，以下２４〜２６も同等の接
続点、２７はＦＭＬ１８の出力とダイオードスイッチ２
２の入力との接続点，以下２８〜３０も同等の接続点、
３１はダイオードスイッチ１７の入力、３２はダイオー
ドスイッチ２２の出力、３３は入力３１に加えられるＲ
Ｆ信号で、説明を簡単にするために、周波数が等間隔で
ｆ１，ｆ２，ｆ３，ｆ４と変化しているものとする。３
４は接続点２７に現れるＲＦ信号の波形，以下、３５は
接続点２８に，３６は接続点２９に，３７は接続点３０
にそれぞれ現れるＲＦ信号の波形である。また３８はダ
イオードスイッチ２２の出力に現れるＲＦ信号の波形で
ある。
次に動作について説明する。
第２図において、ダイオードスイッチ入力３１に入力さ
れたパルス幅ＰｗμｓのＲＦ信号が、３３の波形に示す
ようにｆ１〜ｆ４の周波数で構成され、それぞれのパル
ス幅がｐω（＝Ｐｗ／４）μｓであるとする。ダイオー
ドスイッチ１７を最初のｐωμｓ間、ダイオードスイッ
チ入力３１と接続点２３が接続される状態となるように
設定して置き、ＦＭＬ１８に周波数がｆ１で、パルス幅
がｐωのＲＦ信号を記憶させる。なおＦＭＬ１８の中に
ある遅延線の遅延時間はｐωμｓであり、記憶作動原理
は従来のＦＭＬの作動で説明した通りである。
れたパルス幅ＰｗμｓのＲＦ信号が、３３の波形に示す
ようにｆ１〜ｆ４の周波数で構成され、それぞれのパル
ス幅がｐω（＝Ｐｗ／４）μｓであるとする。ダイオー
ドスイッチ１７を最初のｐωμｓ間、ダイオードスイッ
チ入力３１と接続点２３が接続される状態となるように
設定して置き、ＦＭＬ１８に周波数がｆ１で、パルス幅
がｐωのＲＦ信号を記憶させる。なおＦＭＬ１８の中に
ある遅延線の遅延時間はｐωμｓであり、記憶作動原理
は従来のＦＭＬの作動で説明した通りである。
次にダイオードスイッチ１７を切換え、ｐωμｓ間だけ
ダイオードスイッチ入力３１と接続点２４が接続される
状態に設定し、ＦＭＬ１９に周波数がｆ２でパルス幅ｐ
ωμｓのＲＦ信号を記憶させる。以下同様の作動によ
り、ＦＭＬ２０に周波数がｆ３でパルス幅がｐωμｓの
ＲＦ信号を、またＦＭＬ２１に周波数がｆ４でパルス幅
がｐωμｓのＲＦ信号を記憶させる。
ダイオードスイッチ入力３１と接続点２４が接続される
状態に設定し、ＦＭＬ１９に周波数がｆ２でパルス幅ｐ
ωμｓのＲＦ信号を記憶させる。以下同様の作動によ
り、ＦＭＬ２０に周波数がｆ３でパルス幅がｐωμｓの
ＲＦ信号を、またＦＭＬ２１に周波数がｆ４でパルス幅
がｐωμｓのＲＦ信号を記憶させる。
以上の作動により各ＦＭＬの出力２７〜３０にはそれぞ
れ波形３４〜３７のＲＦ信号が出力される。これらのＲ
Ｆ信号をダイオードスイッチ２２のｐωμｓ毎に切換え
ることによって順次取り出せば、波形３８のＲＦ信号が
ダイオードスイッチ２２の出力３２に現れる。この信号
は波形３８にも見られるようにＰｗμｓ毎にｆ１〜ｆ４
の周波数を含む入力ＲＦ信号と同じ波形のＲＦ信号が繰
り返した信号である。
れ波形３４〜３７のＲＦ信号が出力される。これらのＲ
Ｆ信号をダイオードスイッチ２２のｐωμｓ毎に切換え
ることによって順次取り出せば、波形３８のＲＦ信号が
ダイオードスイッチ２２の出力３２に現れる。この信号
は波形３８にも見られるようにＰｗμｓ毎にｆ１〜ｆ４
の周波数を含む入力ＲＦ信号と同じ波形のＲＦ信号が繰
り返した信号である。
また例えば入力ＲＦ信号のｆ４の部分は時間を３ｐωμ
ｓ遅らせてＦＭＬ２１に記憶させているため、ＦＭＬ２
１から取り出される時間が周波数ｆ１に比較して３ｐω
μｓ遅いにもかかわらずＦＭＬ内を回転している回数は
ｆ１と同じであり、Ｓ／Ｎの劣化はｆ１と同じである。
従って、例えばｆ１〜ｆ４の周波数が同じである場合、
ダイオードスイッチ出力３２に出力されるＲＦ信号のＳ
／Ｎは改善されている。なお、各ＦＭＬ内にある位相補
償回路はｆ１とｆ２間、ｆ２とｆ３間、ｆ３とｆ４間で
位相が連続するように調整されているものとする。
ｓ遅らせてＦＭＬ２１に記憶させているため、ＦＭＬ２
１から取り出される時間が周波数ｆ１に比較して３ｐω
μｓ遅いにもかかわらずＦＭＬ内を回転している回数は
ｆ１と同じであり、Ｓ／Ｎの劣化はｆ１と同じである。
従って、例えばｆ１〜ｆ４の周波数が同じである場合、
ダイオードスイッチ出力３２に出力されるＲＦ信号のＳ
／Ｎは改善されている。なお、各ＦＭＬ内にある位相補
償回路はｆ１とｆ２間、ｆ２とｆ３間、ｆ３とｆ４間で
位相が連続するように調整されているものとする。
なお、上記実施例では１極４投のダイオードスイッチを
用いた例を示したが、このスイッチは入力されるＲＦ信
号のパルス幅に相当して、１極Ｎ投（Ｎは任意の整数）
にし、Ｎ個のＦＭＬを用いれば、非常に広いパルス幅
（約１０μｓ以上）のＲＦ信号も記憶，再生することが
可能である。
用いた例を示したが、このスイッチは入力されるＲＦ信
号のパルス幅に相当して、１極Ｎ投（Ｎは任意の整数）
にし、Ｎ個のＦＭＬを用いれば、非常に広いパルス幅
（約１０μｓ以上）のＲＦ信号も記憶，再生することが
可能である。
以上のように、この発明に係る周波数記憶回路によれ
ば、マイクロ波帯で作動するダイオードスイッチ，補償
アンプ，ハイブリッド回路，遅延線及び位相補償回路を
ループ状にかつダイオードスイッチに入力を、ハイブリ
ッド回路に出力を有してなるマイクロ波周波数記憶回路
（以下ＦＭＬという）本体をＮ個設けるとともに、Ｎ投
側に上記Ｎ個のＦＭＬ本体の入力がそれぞれ接続され１
極側をマイクロ波信号（以下ＲＦ信号という）の入力端
子とした第１の１極Ｎ投スイッチと、Ｎ投側に上記Ｎ個
のＦＭＬ本体の出力がそれぞれ接続され１極側を出力端
子とした第２の１極Ｎ投スイッチとを設け、上記第１の
１極Ｎ投スイッチをＰｗ／Ｎ（ＰｗはＦＭＬ信号の幅）
毎に切換えて入力ＲＦ信号をＮ個のＦＭＬ本体に高周波
的に記憶させるとともに、上記第１の１極Ｎ投スイッチ
と同期させてその切り換え順序と同じ順序を繰り返すよ
うに上記第２の１極Ｎ投スイッチを切換えて各ＦＭＬ本
体に記憶させているＲＦ信号を順次取り出し再生するよ
うにしたので、ＲＦ信号のパルス内の全ＲＦ信号を途中
で変化するものも含めて正確に記憶，再生することがで
き、更にＰｗ時間経過後各ＦＭＬの記憶内容が更新され
るので、ＲＦ信号のＳ／Ｎの劣化も少なくすることがで
きる効果がある。
ば、マイクロ波帯で作動するダイオードスイッチ，補償
アンプ，ハイブリッド回路，遅延線及び位相補償回路を
ループ状にかつダイオードスイッチに入力を、ハイブリ
ッド回路に出力を有してなるマイクロ波周波数記憶回路
（以下ＦＭＬという）本体をＮ個設けるとともに、Ｎ投
側に上記Ｎ個のＦＭＬ本体の入力がそれぞれ接続され１
極側をマイクロ波信号（以下ＲＦ信号という）の入力端
子とした第１の１極Ｎ投スイッチと、Ｎ投側に上記Ｎ個
のＦＭＬ本体の出力がそれぞれ接続され１極側を出力端
子とした第２の１極Ｎ投スイッチとを設け、上記第１の
１極Ｎ投スイッチをＰｗ／Ｎ（ＰｗはＦＭＬ信号の幅）
毎に切換えて入力ＲＦ信号をＮ個のＦＭＬ本体に高周波
的に記憶させるとともに、上記第１の１極Ｎ投スイッチ
と同期させてその切り換え順序と同じ順序を繰り返すよ
うに上記第２の１極Ｎ投スイッチを切換えて各ＦＭＬ本
体に記憶させているＲＦ信号を順次取り出し再生するよ
うにしたので、ＲＦ信号のパルス内の全ＲＦ信号を途中
で変化するものも含めて正確に記憶，再生することがで
き、更にＰｗ時間経過後各ＦＭＬの記憶内容が更新され
るので、ＲＦ信号のＳ／Ｎの劣化も少なくすることがで
きる効果がある。
第１図(a)(b)は従来の周波数記憶回路の構成図及び波形
説明図、第２図(a)(b)はこの発明の一実施例による周波
数記憶回路の構成図及び波形説明図である。 図において、１７は入力側のダイオードスイッチ、１８
〜２１はそれぞれマイクロ波周波数記憶回路本体、２２
は出力側のダイオードスイッチである。 なお図中同一符号は同一又は相当部分を示す。
説明図、第２図(a)(b)はこの発明の一実施例による周波
数記憶回路の構成図及び波形説明図である。 図において、１７は入力側のダイオードスイッチ、１８
〜２１はそれぞれマイクロ波周波数記憶回路本体、２２
は出力側のダイオードスイッチである。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】マイクロ波帯で作動するダイオードスイッ
チ，補償アンプ，ハイブリッド回路，遅延線及び位相補
償回路をループ状に接続し、かつダイオードスイッチに
入力を、ハイブリッド回路に出力を有してなるマイクロ
波周波数記憶回路（以下ＦＭＬという）本体をＮ個設
け、 Ｎ投側に上記Ｎ個のＦＭＬ本体の入力がそれぞれ接続さ
れ１極側をマイクロ波信号（以下ＲＦ信号という）の入
力端子とした第１の１極Ｎ投スイッチと、 Ｎ投側に上記Ｎ個のＦＭＬ本体の出力がそれぞれ接続さ
れ１極側を出力端子とした第２の１極Ｎ投スイッチとを
備え、 上記第１の１極Ｎ投スイッチをＰｗ／Ｎ（ＰｗはＦＭＬ
信号の幅）毎に切換えて入力ＲＦ信号をＮ個のＦＭＬ本
体に高周波的に記憶させるとともに、上記第１の１極Ｎ
投スイッチと同期させてその切り換え順序と同じ順序を
繰り返すように上記第２の１極Ｎ投スイッチを切換えて
各ＦＭＬ本体に記憶させているＲＦ信号を順次取り出し
再生することを特徴とする周波数記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086803A JPH0614440B2 (ja) | 1984-04-27 | 1984-04-27 | 周波数記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086803A JPH0614440B2 (ja) | 1984-04-27 | 1984-04-27 | 周波数記憶回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60231998A JPS60231998A (ja) | 1985-11-18 |
| JPH0614440B2 true JPH0614440B2 (ja) | 1994-02-23 |
Family
ID=13896954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59086803A Expired - Lifetime JPH0614440B2 (ja) | 1984-04-27 | 1984-04-27 | 周波数記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614440B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2720976B2 (ja) * | 1988-07-07 | 1998-03-04 | 三菱電機株式会社 | トランスポンダ装置 |
| JP2893350B2 (ja) * | 1990-03-01 | 1999-05-17 | 株式会社日立製作所 | データ処理装置、画像処理装置、シフトレジスタ回路、ルックアップテーブル回路、演算回路、画像処理システム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5033744A (ja) * | 1973-07-26 | 1975-04-01 | ||
| JPS5324258B2 (ja) * | 1973-11-30 | 1978-07-19 | ||
| JPS58146098A (ja) * | 1982-02-23 | 1983-08-31 | Mitsubishi Electric Corp | 周波数記憶装置 |
-
1984
- 1984-04-27 JP JP59086803A patent/JPH0614440B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60231998A (ja) | 1985-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0617405A1 (en) | Sound field control device | |
| CA2107632A1 (en) | Local Oscillator and Its Frequency Switching Method | |
| US3482027A (en) | Automatic rhythm instrument | |
| JPH0614440B2 (ja) | 周波数記憶回路 | |
| JP2619961B2 (ja) | Ｐｗｍ方式ディジタルアナログ変換器用クロック発生装置 | |
| GB2150376A (en) | Coupled vacuum tube oscillator system | |
| JPH0629761Y2 (ja) | テストト−ン発生装置 | |
| JPS5916478B2 (ja) | マルチチヤンネルレコ−ド復調方式 | |
| SU573857A1 (ru) | Устройство формировани сигнала | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| JPS63252003A (ja) | 発振器 | |
| JPS62146018A (ja) | 分周回路試験方法 | |
| JPS5868340A (ja) | フエ−ジング発生器 | |
| KR930004264B1 (ko) | 디지탈 신호 변조회로 | |
| JPH08179009A (ja) | テスト回路 | |
| US3955157A (en) | Wave guide pulse generator producing narrow width pulse | |
| JPS639146Y2 (ja) | ||
| JPH0738398A (ja) | クロック切替回路 | |
| JP2664511B2 (ja) | 増幅回路 | |
| JPH04289596A (ja) | 信号記憶装置 | |
| JPS5812107A (ja) | 時間圧縮伸張装置 | |
| JPS6175655U (ja) | ||
| JPS58146098A (ja) | 周波数記憶装置 | |
| JPH0638104B2 (ja) | 周波数記憶回路 | |
| JPS644684B2 (ja) |