JPH06163547A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06163547A JPH06163547A JP43A JP31521592A JPH06163547A JP H06163547 A JPH06163547 A JP H06163547A JP 43 A JP43 A JP 43A JP 31521592 A JP31521592 A JP 31521592A JP H06163547 A JPH06163547 A JP H06163547A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- electrode pad
- bump
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１上の開口部３ａの真下の位置
に、開口部３ａと同一の大きさで表面保護膜３と同一の
厚さの電極パッド下地７を形成したことを特徴としてい
る。 【効果】 バンプ５とリード端子６との接合強度を上げ
ることができるとともに、バンプ下地金属膜４等が破壊
することがなく信頼性が高くなるという効果がある。
に、開口部３ａと同一の大きさで表面保護膜３と同一の
厚さの電極パッド下地７を形成したことを特徴としてい
る。 【効果】 バンプ５とリード端子６との接合強度を上げ
ることができるとともに、バンプ下地金属膜４等が破壊
することがなく信頼性が高くなるという効果がある。
Description
【０００１】
【産業上の利用分野】この発明は、バンプを有する半導
体装置に関するものである。
体装置に関するものである。
【０００２】
【従来の技術】図４は、従来の半導体装置に用いられて
いるバンプ付近の構造を示す断面図であり、図におい
て、１は集積回路（図示せず）が形成される半導体基
板、２は半導体基板１上に形成され、集積回路の入出力
端子となる電極パッド、３は半導体基板１及び電極パッ
ド２を覆うように形成され、電極パッド２の中央部を露
出するための開口部３ａを有する表面保護膜、４は開口
部３ａを完全に覆うように電極パッド２及び表面保護膜
３上に形成され、バリアメタルとなるバンプ下地金属
膜、５はバンプ下地金属膜４を介して形成された突起電
極であるバンプである。
いるバンプ付近の構造を示す断面図であり、図におい
て、１は集積回路（図示せず）が形成される半導体基
板、２は半導体基板１上に形成され、集積回路の入出力
端子となる電極パッド、３は半導体基板１及び電極パッ
ド２を覆うように形成され、電極パッド２の中央部を露
出するための開口部３ａを有する表面保護膜、４は開口
部３ａを完全に覆うように電極パッド２及び表面保護膜
３上に形成され、バリアメタルとなるバンプ下地金属
膜、５はバンプ下地金属膜４を介して形成された突起電
極であるバンプである。
【０００３】この図に示すように、バンプ下地金属膜４
は表面保護膜３の開口部３ａによる段差を反映する凹部
を有する形状となる。さらに、バンプ５の下面はバンプ
下地金属膜４の表面形状を反映し、中央に凸部を有する
形状となるため、バンプ５の上面は中央に凹部５ａを有
する形状となる。すなわち、表面保護膜３が開口部３ａ
を有するために、バンプ５の上面は凹部５ａを有する表
面形状となる。
は表面保護膜３の開口部３ａによる段差を反映する凹部
を有する形状となる。さらに、バンプ５の下面はバンプ
下地金属膜４の表面形状を反映し、中央に凸部を有する
形状となるため、バンプ５の上面は中央に凹部５ａを有
する形状となる。すなわち、表面保護膜３が開口部３ａ
を有するために、バンプ５の上面は凹部５ａを有する表
面形状となる。
【０００４】このように構成された半導体素子をパッケ
ージングする方法の１つであるフィルムキャリア方式に
より実装する場合には、図５に示すように、電極パッド
２とフィルムキャリアのリード端子６とは、電極パッド
２上に形成されたバンプ５を介して接合される。ところ
が、バンプ５の上面には上述のように凹部５ａが存在し
ているため、中央に隙間ができてしまい、バンプ５は周
辺部だけでリード端子６と接続している。
ージングする方法の１つであるフィルムキャリア方式に
より実装する場合には、図５に示すように、電極パッド
２とフィルムキャリアのリード端子６とは、電極パッド
２上に形成されたバンプ５を介して接合される。ところ
が、バンプ５の上面には上述のように凹部５ａが存在し
ているため、中央に隙間ができてしまい、バンプ５は周
辺部だけでリード端子６と接続している。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は、
以上のように構成されていたので、バンプ５とリード線
端子６とはバンプ５の周辺部で接合され、バンプ５とリ
ード端子６との接合強度が低下してしまうという課題が
あった。また、リード端子６をバンプ５に接続する際に
リード端子６からバンプ５に及ぼされる機械的応力及び
熱は、バンプ５の周辺部のみを介して与えられるため、
バンプ５を介してバンプ下地金属膜４等に作用する機械
的応力及び熱的応力は、バンプ５下面の周辺部に局部的
に集中してしまう。このため、半導体基板１、電極パッ
ド２、表面保護膜３及びバンプ下地金属膜４が、この応
力集中によって破壊してしまうという課題があった。
以上のように構成されていたので、バンプ５とリード線
端子６とはバンプ５の周辺部で接合され、バンプ５とリ
ード端子６との接合強度が低下してしまうという課題が
あった。また、リード端子６をバンプ５に接続する際に
リード端子６からバンプ５に及ぼされる機械的応力及び
熱は、バンプ５の周辺部のみを介して与えられるため、
バンプ５を介してバンプ下地金属膜４等に作用する機械
的応力及び熱的応力は、バンプ５下面の周辺部に局部的
に集中してしまう。このため、半導体基板１、電極パッ
ド２、表面保護膜３及びバンプ下地金属膜４が、この応
力集中によって破壊してしまうという課題があった。
【０００６】この発明は上記のような課題を解消するた
めになされたもので、バンプとリード端子との接合強度
を上げることができるとともに、バンプ下面からバンプ
下地金属膜等に作用する機械的応力及び熱的応力の局部
的集中を回避することにより、バンプ下地金属膜等が破
壊することがなく信頼性の高い半導体装置を得ることを
目的とする。
めになされたもので、バンプとリード端子との接合強度
を上げることができるとともに、バンプ下面からバンプ
下地金属膜等に作用する機械的応力及び熱的応力の局部
的集中を回避することにより、バンプ下地金属膜等が破
壊することがなく信頼性の高い半導体装置を得ることを
目的とする。
【０００７】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、開口部の真下の位置の半導体基板上
に、開口部と同一の大きさで表面保護膜と同一の厚さの
電極パッド下地を形成したものである。
る半導体装置は、開口部の真下の位置の半導体基板上
に、開口部と同一の大きさで表面保護膜と同一の厚さの
電極パッド下地を形成したものである。
【０００８】この発明の請求項２に係る半導体装置は、
開口部の真下の位置の半導体基板に環状の溝が形成さ
れ、溝の内径は開口部の外径と同一であり、溝の深さは
表面保護膜の厚さと同一であるものである。
開口部の真下の位置の半導体基板に環状の溝が形成さ
れ、溝の内径は開口部の外径と同一であり、溝の深さは
表面保護膜の厚さと同一であるものである。
【０００９】
【作用】この発明の請求項１に係る半導体装置において
は、開口部と同一の大きさで表面保護膜と同一の厚さで
開口部の真下の位置の半導体基板上に電極パッド下地を
設けているので、表面保護膜を形成した際に電極パッド
の上面と表面保護膜の上面との間に段差が生じないよう
になる。
は、開口部と同一の大きさで表面保護膜と同一の厚さで
開口部の真下の位置の半導体基板上に電極パッド下地を
設けているので、表面保護膜を形成した際に電極パッド
の上面と表面保護膜の上面との間に段差が生じないよう
になる。
【００１０】この発明の請求項２に係る半導体装置にお
いては、半導体基板に所定の寸法の溝を設けることによ
り、電極パッドの上面と表面保護膜の上面との間に段差
が生じないようになる。
いては、半導体基板に所定の寸法の溝を設けることによ
り、電極パッドの上面と表面保護膜の上面との間に段差
が生じないようになる。
【００１１】
実施例１．この実施例１は、この発明の請求項１に係る
一実施例である。図１はこの発明の実施例１を示す断面
図であり、図において、図４、図５に示した従来の半導
体装置と同一又は相当部分には同一符号を付し、その説
明は省略する。７は表面保護膜３の開口部３ａの真下の
位置の半導体基板１上に、開口部３ａとほぼ同一の大き
さで表面保護膜３とほぼ同一の厚さに形成された電極パ
ッド下地である。
一実施例である。図１はこの発明の実施例１を示す断面
図であり、図において、図４、図５に示した従来の半導
体装置と同一又は相当部分には同一符号を付し、その説
明は省略する。７は表面保護膜３の開口部３ａの真下の
位置の半導体基板１上に、開口部３ａとほぼ同一の大き
さで表面保護膜３とほぼ同一の厚さに形成された電極パ
ッド下地である。
【００１２】このように、電極パッド下地７を設けて、
その大きさ及び厚さを上記のように設定することによ
り、電極パッド下地７を覆って形成される電極パッド２
には、電極パッド下地７とほぼ同一の大きさで表面保護
膜３の厚さとほぼ同一の高さの突起部２ａが形成され
る。さらに、突起部２ａの部分に開口部３ａがくるよう
に表面保護膜３を形成すれば、上述のように突起部２ａ
の高さと表面保護膜３の厚さはほぼ同一であるから、表
面保護膜３の上面と電極パッド２の突起部２ａの上面と
の間には段差が生じない。
その大きさ及び厚さを上記のように設定することによ
り、電極パッド下地７を覆って形成される電極パッド２
には、電極パッド下地７とほぼ同一の大きさで表面保護
膜３の厚さとほぼ同一の高さの突起部２ａが形成され
る。さらに、突起部２ａの部分に開口部３ａがくるよう
に表面保護膜３を形成すれば、上述のように突起部２ａ
の高さと表面保護膜３の厚さはほぼ同一であるから、表
面保護膜３の上面と電極パッド２の突起部２ａの上面と
の間には段差が生じない。
【００１３】さらに、図２に示すように、表面保護膜３
の上にバンプ下地金属膜４を形成すれば、当然この表面
保護膜３の上面も段差のない平坦な形成となり、表面保
護膜３の上に形成されるバンプ５の下面も平坦な形成と
なる。従って、バンプ５の上面も凹凸のない平坦な形成
となる。そして、このバンプ５の上にリード端子６を接
合すれば、リード端子６はバンプ５の上面と全面で接続
するため、従来の場合のように機械的応力や熱的応力が
局部的に集中するおそれがない。
の上にバンプ下地金属膜４を形成すれば、当然この表面
保護膜３の上面も段差のない平坦な形成となり、表面保
護膜３の上に形成されるバンプ５の下面も平坦な形成と
なる。従って、バンプ５の上面も凹凸のない平坦な形成
となる。そして、このバンプ５の上にリード端子６を接
合すれば、リード端子６はバンプ５の上面と全面で接続
するため、従来の場合のように機械的応力や熱的応力が
局部的に集中するおそれがない。
【００１４】なお、電極パッド下地７の形成について
は、半導体基板１上に集積回路を形成する工程で一般に
使用されるＳiＯ2や多結晶Ｓi等を用いて形成すること
とすれば、電極パッド下地７を形成するための特別の工
程を追加する必要はなく、容易に電極パッド下地７を形
成することができる。
は、半導体基板１上に集積回路を形成する工程で一般に
使用されるＳiＯ2や多結晶Ｓi等を用いて形成すること
とすれば、電極パッド下地７を形成するための特別の工
程を追加する必要はなく、容易に電極パッド下地７を形
成することができる。
【００１５】実施例２．この実施例２は、この発明の請
求項２に係る一実施例である。上記実施例１では電極パ
ッド下地７を設けることによって、電極パッド２の上面
と表面保護膜３の上面との間に段差が生じないようにし
たが、この実施例２では、図３に示すように半導体基板
１にドーナツ状の溝１ａを形成することによって、電極
パッド２の上面と表面保護膜３の上面との間に段差が生
じないようにしている。この場合、溝１ａの内径は表面
保護膜３の開口部３ａの大きさとほぼ同一で、溝１ａの
深さは表面保護膜３の厚さとほぼ同一とされている。
求項２に係る一実施例である。上記実施例１では電極パ
ッド下地７を設けることによって、電極パッド２の上面
と表面保護膜３の上面との間に段差が生じないようにし
たが、この実施例２では、図３に示すように半導体基板
１にドーナツ状の溝１ａを形成することによって、電極
パッド２の上面と表面保護膜３の上面との間に段差が生
じないようにしている。この場合、溝１ａの内径は表面
保護膜３の開口部３ａの大きさとほぼ同一で、溝１ａの
深さは表面保護膜３の厚さとほぼ同一とされている。
【００１６】この構成により、電極パッド２に突起部２
ａができることとなり、突起部２ａの高さは溝１ａの深
さとほぼ同一になる。溝１ａの深さは表面保護膜３の厚
さとほぼ同一であるから突起部２ａの高さは表面保護膜
３の厚さとほぼ同一となる。従って、表面保護膜３の上
面と電極パッド２の突起部２ａの上面との間に段差は生
じず、上記実施例１と同様の効果を奏する。
ａができることとなり、突起部２ａの高さは溝１ａの深
さとほぼ同一になる。溝１ａの深さは表面保護膜３の厚
さとほぼ同一であるから突起部２ａの高さは表面保護膜
３の厚さとほぼ同一となる。従って、表面保護膜３の上
面と電極パッド２の突起部２ａの上面との間に段差は生
じず、上記実施例１と同様の効果を奏する。
【００１７】
【発明の効果】この発明は以上のように構成されている
ので、以下に記載されるような効果を奏する。
ので、以下に記載されるような効果を奏する。
【００１８】この発明の請求項１の半導体装置によれ
ば、半導体基板上の開口部の真下の位置に、開口部と同
一の大きさで表面保護膜と同一の厚さの電極パッド下地
を形成したので、バンプとリード端子との接合強度を上
げることができるとともに、バンプ下地金属膜等が破壊
することがなく信頼性が高くなるという効果がある。
ば、半導体基板上の開口部の真下の位置に、開口部と同
一の大きさで表面保護膜と同一の厚さの電極パッド下地
を形成したので、バンプとリード端子との接合強度を上
げることができるとともに、バンプ下地金属膜等が破壊
することがなく信頼性が高くなるという効果がある。
【００１９】この発明の請求項２の半導体装置によれ
ば、開口部の真下の位置の半導体基板上に環状の溝が形
成され、溝の内径は開口部の外径と同一であり、溝の深
さは表面保護膜の厚さと同一であるので、請求項１と同
様の効果を奏する。
ば、開口部の真下の位置の半導体基板上に環状の溝が形
成され、溝の内径は開口部の外径と同一であり、溝の深
さは表面保護膜の厚さと同一であるので、請求項１と同
様の効果を奏する。
【図１】この発明の実施例１におけるバンプ形成前の状
態を示す断面図である。
態を示す断面図である。
【図２】この発明の実施例１を示す断面図である。
【図３】この発明の実施例２におけるバンプ形成前の状
態を示す断面図である。
態を示す断面図である。
【図４】従来の半導体装置に用いられているバンプ付近
の構造を示す断面図である。
の構造を示す断面図である。
【図５】従来の半導体装置においてバンプとリード端子
とが接合した状態を示す断面図である。
とが接合した状態を示す断面図である。
１ 半導体基板 １ａ 溝 ２ 電極パッド ３ 表面保護膜 ３ａ 開口部 ５ バンプ ７ 電極パッド下地
Claims (2)
- 【請求項１】 集積回路が形成された半導体基板と、 この半導体基板の上に形成され、前記集積回路に電気的
に接続された電極パッドと、 前記半導体基板及び前記電極パッドを覆うように形成さ
れ、前記電極パッド上に開口部を有する表面保護膜と、 前記開口部を完全に覆うように形成され、前記集積回路
の入出力信号を外部に接続するためのバンプと、を備え
た半導体装置において、 前記開口部の真下の位置の前記半導体基板上に、前記開
口部と同一の大きさで前記表面保護膜と同一の厚さの電
極パッド下地を形成したことを特徴とする半導体装置。 - 【請求項２】 集積回路が形成された半導体基板と、 この半導体基板の上に形成され、前記集積回路に電気的
に接続された電極パッドと、 前記半導体基板及び前記電極パッドを覆うように形成さ
れ、前記電極パッド上に開口部を有する表面保護膜と、 前記開口部を完全に覆うように形成され、前記集積回路
の入出力信号を外部に接続するためのバンプと、を備え
た半導体装置において、 前記開口部の真下の位置の前記半導体基板上に環状の溝
が形成され、この溝の内径は前記開口部の外径と同一で
あり、前記溝の深さは前記表面保護膜の厚さと同一であ
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06163547A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06163547A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163547A true JPH06163547A (ja) | 1994-06-10 |
Family
ID=18062788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06163547A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163547A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228486A (ja) * | 1999-02-08 | 2000-08-15 | Rohm Co Ltd | 半導体チップおよびチップ・オン・チップ構造の半導体装置 |
| US6657309B1 (en) | 1999-02-08 | 2003-12-02 | Rohm Co., Ltd. | Semiconductor chip and semiconductor device of chip-on-chip structure |
-
1992
- 1992-11-25 JP JP43A patent/JPH06163547A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228486A (ja) * | 1999-02-08 | 2000-08-15 | Rohm Co Ltd | 半導体チップおよびチップ・オン・チップ構造の半導体装置 |
| US6657309B1 (en) | 1999-02-08 | 2003-12-02 | Rohm Co., Ltd. | Semiconductor chip and semiconductor device of chip-on-chip structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JPH05206203A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| US5990554A (en) | Semiconductor package having isolated heatsink bonding pads | |
| JP3295059B2 (ja) | 半導体装置およびそれに用いる半導体チップ | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JPH11121477A (ja) | 半導体装置およびその製造方法 | |
| JPS615561A (ja) | 半導体装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP3274533B2 (ja) | 半導体素子 | |
| JPH08307192A (ja) | 表面弾性波デバイス | |
| JP2674169B2 (ja) | 半導体集積回路装置 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPH06112398A (ja) | 樹脂封止型半導体装置 | |
| JPH03203338A (ja) | 半導体装置 | |
| JP2806538B2 (ja) | 集積回路装置 | |
| JP2001094043A (ja) | 半導体チップ | |
| JP2002299548A (ja) | 積層型半導体装置およびその製造方法 | |
| JP3643476B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JP2002016210A (ja) | 半導体装置 | |
| JP2005159136A (ja) | Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置 | |
| JPH11307483A (ja) | 半導体装置の製法および半導体装置 | |
| JP3005545B1 (ja) | 半導体集積回路装置 |