JPH06181263A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06181263A JPH06181263A JP33320892A JP33320892A JPH06181263A JP H06181263 A JPH06181263 A JP H06181263A JP 33320892 A JP33320892 A JP 33320892A JP 33320892 A JP33320892 A JP 33320892A JP H06181263 A JPH06181263 A JP H06181263A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wafer
- coating
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【構成】 塗布絶縁膜５を含む配線間絶縁膜４，５，
７，９の最終層で、塗布絶縁膜５の形成時に生じた突起
物ができるシリコンウェハ表面の周辺を除いて、塗布絶
縁膜５の主成分と選択比の大きい絶縁膜９、例えばシリ
コン酸化膜やシリコン窒化膜を堆積させる。この後、フ
ッ酸系エッチング液でシリコンウェハ周辺の突起物を除
去する。 【効果】 塗布絶縁膜の突起物から生ずるフレーク状の
異物の発生を防ぐことができ、半導体装置の歩留及び平
坦性を向上させることができる。
７，９の最終層で、塗布絶縁膜５の形成時に生じた突起
物ができるシリコンウェハ表面の周辺を除いて、塗布絶
縁膜５の主成分と選択比の大きい絶縁膜９、例えばシリ
コン酸化膜やシリコン窒化膜を堆積させる。この後、フ
ッ酸系エッチング液でシリコンウェハ周辺の突起物を除
去する。 【効果】 塗布絶縁膜の突起物から生ずるフレーク状の
異物の発生を防ぐことができ、半導体装置の歩留及び平
坦性を向上させることができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に配線間絶縁膜を形成する製造方法に関す
る。
法に関し、特に配線間絶縁膜を形成する製造方法に関す
る。
【０００２】
【従来の技術】近年、半導体装置の集積化、多層化に伴
って、導電性配線も多層化されるようになってきた。こ
の多層配線を形成する際には、配線間を絶縁膜で絶縁す
る必要がある。
って、導電性配線も多層化されるようになってきた。こ
の多層配線を形成する際には、配線間を絶縁膜で絶縁す
る必要がある。
【０００３】図５は、従来の半導体装置の配線間絶縁膜
の一例を示す断面図である。
の一例を示す断面図である。
【０００４】図５（ａ）において、１はシリコン等の半
導体基板、２は半導体基板１上に部分的に形成された絶
縁膜、３は半導体基板１上に絶縁膜２を介して設けら
れ、半導体基板１の回路素子を電気的に接続する第１層
導電性配線、４はこの第１層導電性配線３を覆うように
ＣＶＤ法等で形成されたシリコン酸化膜あるいはシリコ
ン窒化膜等の絶縁膜、５はこの絶縁膜４上に塗布された
塗布絶縁膜、６は塗布絶縁膜５上に形成された第２層導
電性配線である。
導体基板、２は半導体基板１上に部分的に形成された絶
縁膜、３は半導体基板１上に絶縁膜２を介して設けら
れ、半導体基板１の回路素子を電気的に接続する第１層
導電性配線、４はこの第１層導電性配線３を覆うように
ＣＶＤ法等で形成されたシリコン酸化膜あるいはシリコ
ン窒化膜等の絶縁膜、５はこの絶縁膜４上に塗布された
塗布絶縁膜、６は塗布絶縁膜５上に形成された第２層導
電性配線である。
【０００５】図５（ｂ）は、図５（ａ）で示した塗布絶
縁膜５と第２層導電性配線６との間に、ＣＶＤ法等で形
成された絶縁膜７が堆積されている。
縁膜５と第２層導電性配線６との間に、ＣＶＤ法等で形
成された絶縁膜７が堆積されている。
【０００６】図中、配線３と配線６との間に形成されて
いる塗布絶縁膜５は、配線間絶縁膜において平坦性向上
のために用いられており、配線３間の溝部分で例えば数
ミクロン程度の厚さを有している。この塗布絶縁膜５
は、ＳＯＧ（Spin On Glass)と呼ばれ、シラノールＳi
(OH)4 等を主成分とし、無機系、有機系があり、リン入
りなど多種類ある。
いる塗布絶縁膜５は、配線間絶縁膜において平坦性向上
のために用いられており、配線３間の溝部分で例えば数
ミクロン程度の厚さを有している。この塗布絶縁膜５
は、ＳＯＧ（Spin On Glass)と呼ばれ、シラノールＳi
(OH)4 等を主成分とし、無機系、有機系があり、リン入
りなど多種類ある。
【０００７】この塗布絶縁膜５は配線間絶縁膜に用いら
れるが、単一膜では用いられず、図５（ａ）のようにＣ
ＶＤ法で形成された絶縁膜４の上層として形成された
り、図５（ｂ）のようにサンドイッチ構造で用いられ
る。
れるが、単一膜では用いられず、図５（ａ）のようにＣ
ＶＤ法で形成された絶縁膜４の上層として形成された
り、図５（ｂ）のようにサンドイッチ構造で用いられ
る。
【０００８】又、配線は、図５（ａ），（ｂ）で示した
２層ではなく、３層、４層の場合もあり、こういった２
層以上の配線間絶縁膜にも塗布絶縁膜５は平坦性向上の
ために用いられる。上記の塗布絶縁膜５は下記のように
して形成される。 （１）液体状のＳＯＧを半導体基板１へ絶縁膜４から成
るウェハ上に約１０cc以下滴下する。 （２）ウェハを３０００〜５０００rpmで回転させ、Ｓ
ＯＧ液をウェハ全面に拡げて塗布する。 （３）ウェハ裏面からイソプロピルアルコールやエチル
アルコールなどのアルコールを吹きつけ、ウェハ裏面に
回りこんだＳＯＧ膜を除去する（以下、バックリンスと
呼ぶ）。 （４）最後に、ベーキングを行い、酸化膜として焼結さ
せる。
２層ではなく、３層、４層の場合もあり、こういった２
層以上の配線間絶縁膜にも塗布絶縁膜５は平坦性向上の
ために用いられる。上記の塗布絶縁膜５は下記のように
して形成される。 （１）液体状のＳＯＧを半導体基板１へ絶縁膜４から成
るウェハ上に約１０cc以下滴下する。 （２）ウェハを３０００〜５０００rpmで回転させ、Ｓ
ＯＧ液をウェハ全面に拡げて塗布する。 （３）ウェハ裏面からイソプロピルアルコールやエチル
アルコールなどのアルコールを吹きつけ、ウェハ裏面に
回りこんだＳＯＧ膜を除去する（以下、バックリンスと
呼ぶ）。 （４）最後に、ベーキングを行い、酸化膜として焼結さ
せる。
【０００９】
【発明が解決しようとする課題】以上のように、従来の
半導体装置の製造方法では、塗布絶縁膜５を形成してい
るが、塗布絶縁膜５の形成時に行なわれるバックリンス
によってアルコール液が多少ウェハ表面の周辺部に回り
こみ、図６に一部拡大して示すような例えば数十ミクロ
ン程度の厚みを持ったＳＯＧの突起物８が形成される。
半導体装置の製造方法では、塗布絶縁膜５を形成してい
るが、塗布絶縁膜５の形成時に行なわれるバックリンス
によってアルコール液が多少ウェハ表面の周辺部に回り
こみ、図６に一部拡大して示すような例えば数十ミクロ
ン程度の厚みを持ったＳＯＧの突起物８が形成される。
【００１０】この突起物８は、べーキングを加えられた
後に、ヒビ割れを生じ、フレーク状の異物となり、シリ
コンウェハ上の半導体装置の歩留低下の原因となるなど
の問題点があった。
後に、ヒビ割れを生じ、フレーク状の異物となり、シリ
コンウェハ上の半導体装置の歩留低下の原因となるなど
の問題点があった。
【００１１】この発明は、このような問題点を解決する
ためになされたもので、配線間絶縁膜の平坦性向上のた
めの塗布絶縁膜を形成する際に、ＳＯＧの突起物を除去
し、歩留を向上させることができる半導体装置の製造方
法を提供することを目的とする。
ためになされたもので、配線間絶縁膜の平坦性向上のた
めの塗布絶縁膜を形成する際に、ＳＯＧの突起物を除去
し、歩留を向上させることができる半導体装置の製造方
法を提供することを目的とする。
【００１２】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、導電性配線間に、塗布絶縁膜を含む複数の
配線間絶縁膜を形成する半導体装置の製造方法におい
て、前記配線間絶縁膜の最終層で、且つ前記塗布絶縁膜
の主成分と比べて選択比の大きい絶縁膜を、半導体ウェ
ハ上にその周辺部を除いて堆積させる工程と、この絶縁
膜の堆積された半導体ウェハをエッチング液に浸漬する
工程とを含むものである。
製造方法は、導電性配線間に、塗布絶縁膜を含む複数の
配線間絶縁膜を形成する半導体装置の製造方法におい
て、前記配線間絶縁膜の最終層で、且つ前記塗布絶縁膜
の主成分と比べて選択比の大きい絶縁膜を、半導体ウェ
ハ上にその周辺部を除いて堆積させる工程と、この絶縁
膜の堆積された半導体ウェハをエッチング液に浸漬する
工程とを含むものである。
【００１３】
【作用】この発明においては、塗布絶縁膜を含む配線間
絶縁膜の最終層で、且つ塗布絶縁膜の主成分と選択比の
大きい絶縁膜、例えばシリコン酸化膜やシリコン窒化膜
を、塗布絶縁膜の形成時に生じた突起物ができる半導体
ウェハ表面の周辺を除いて、堆積させる。
絶縁膜の最終層で、且つ塗布絶縁膜の主成分と選択比の
大きい絶縁膜、例えばシリコン酸化膜やシリコン窒化膜
を、塗布絶縁膜の形成時に生じた突起物ができる半導体
ウェハ表面の周辺を除いて、堆積させる。
【００１４】この後、フッ酸系エッチング液でシリコン
ウェハ周辺の突起物を除去し、突起物から生じるフレー
ク状の異物発生を防いでいる。
ウェハ周辺の突起物を除去し、突起物から生じるフレー
ク状の異物発生を防いでいる。
【００１５】
【実施例】以下、この発明の一実施例を図面を参照しな
がら説明する。 実施例１．図１は、この発明の半導体装置の製造方法の
一実施例によって形成された配線間絶縁膜の断面図であ
る。
がら説明する。 実施例１．図１は、この発明の半導体装置の製造方法の
一実施例によって形成された配線間絶縁膜の断面図であ
る。
【００１６】図１において、図５と対応する部分には同
一符号を付して、その詳細説明を省略する。９は図１
（ａ）では塗布絶縁膜５の上に、また図１（ｂ）では絶
縁膜７の上に例えば0.1〜1mm程度堆積されたシリコン窒
化膜である。
一符号を付して、その詳細説明を省略する。９は図１
（ａ）では塗布絶縁膜５の上に、また図１（ｂ）では絶
縁膜７の上に例えば0.1〜1mm程度堆積されたシリコン窒
化膜である。
【００１７】図１（ａ）が塗布絶縁膜５の上にシリコン
窒化膜９を形成したのに対し、図１（ｂ）はサンドイッ
チ構造の場合であり、図１（ａ）で示した塗布絶縁膜５
とシリコン窒化膜９との間に、シリコン酸化膜あるいは
シリコン窒化膜等の絶縁膜７が形成されている。
窒化膜９を形成したのに対し、図１（ｂ）はサンドイッ
チ構造の場合であり、図１（ａ）で示した塗布絶縁膜５
とシリコン窒化膜９との間に、シリコン酸化膜あるいは
シリコン窒化膜等の絶縁膜７が形成されている。
【００１８】図１（ａ）における塗布絶縁膜５までの製
造方法と、図１（ｂ）における絶縁膜７までの製造方法
は従来と同様である。
造方法と、図１（ｂ）における絶縁膜７までの製造方法
は従来と同様である。
【００１９】塗布絶縁膜５の形成時のバックリンスによ
ってウェハ表面の周辺部に突起物が形成された状態で、
配線間絶縁膜の最終層であるシリコン窒化膜９を、突起
物ができるウェハ表面の周辺部を除いて、例えば０．１
mm〜１mm形成する。
ってウェハ表面の周辺部に突起物が形成された状態で、
配線間絶縁膜の最終層であるシリコン窒化膜９を、突起
物ができるウェハ表面の周辺部を除いて、例えば０．１
mm〜１mm形成する。
【００２０】このシリコン窒化膜９を形成する際には、
図３に示すような平行平板型のプラズマＣＶＤ装置を用
いる。図３に示すプラズマＣＶＤ装置は、シリコンウェ
ハ表面を下に向けるフェース・ダウン（Face Down）方
式である。
図３に示すような平行平板型のプラズマＣＶＤ装置を用
いる。図３に示すプラズマＣＶＤ装置は、シリコンウェ
ハ表面を下に向けるフェース・ダウン（Face Down）方
式である。
【００２１】同図のように、シリコンウェハ１１（図１
（ａ）の場合半導体基板１〜塗布絶縁膜５を含む状態、
図１（ｂ）の場合半導体基板１〜塗布絶縁膜５及び絶縁
膜７を含む状態）がトレイ１２に載置されており、その
表面は下に向けられている。トレイ１２に載置されてい
るウェハ１１は、その周辺部のみがトレイ１２に支持さ
れている。なお、図３において、１３は高周波電源、１
４はバルブ１５は排出ガス用の真空ポンプである。図４
は、ウェハ１１がトレイ１２に支持されている状態を示
した図である。
（ａ）の場合半導体基板１〜塗布絶縁膜５を含む状態、
図１（ｂ）の場合半導体基板１〜塗布絶縁膜５及び絶縁
膜７を含む状態）がトレイ１２に載置されており、その
表面は下に向けられている。トレイ１２に載置されてい
るウェハ１１は、その周辺部のみがトレイ１２に支持さ
れている。なお、図３において、１３は高周波電源、１
４はバルブ１５は排出ガス用の真空ポンプである。図４
は、ウェハ１１がトレイ１２に支持されている状態を示
した図である。
【００２２】このように、ウェハ１１の表面の周辺エッ
ジから１〜３mmをトレイ１２でリング状に覆っているの
で、突起物８が形成されているウェハ周辺部の１〜３mm
を除いてシリコン窒化膜９を堆積させることができる。
ジから１〜３mmをトレイ１２でリング状に覆っているの
で、突起物８が形成されているウェハ周辺部の１〜３mm
を除いてシリコン窒化膜９を堆積させることができる。
【００２３】以上のように、配線間絶縁膜の最終層であ
るシリコン窒化膜９を堆積させた後、ウェハ１１をフッ
酸系エッチング液に浸漬して、シリコンウェハ周辺部に
ある塗布絶縁膜５の突起物８を除去する。図２はこの状
態を一部拡大して示したものである。この場合、破線で
示す突起物８は除去されている。
るシリコン窒化膜９を堆積させた後、ウェハ１１をフッ
酸系エッチング液に浸漬して、シリコンウェハ周辺部に
ある塗布絶縁膜５の突起物８を除去する。図２はこの状
態を一部拡大して示したものである。この場合、破線で
示す突起物８は除去されている。
【００２４】プラズマＣＶＤ装置で形成されたシリコン
窒化膜９と塗布絶縁膜５であるＳＯＧとの選択比は大き
い、つまりＳＯＧはシリコン窒化膜９に対してエッチン
グ速度が早いので、ウェハ周辺部の突起物８は完全に除
去される。最後に、導電性配線６を形成する。因みに、
シリコン窒化膜９と塗布絶縁膜５の選択比はシリコン窒
化膜９が浸漬時間３秒で約１０〜２０Å除去されるが、
塗布絶縁膜５は浸漬時間３秒で約数１０μ除去される。
窒化膜９と塗布絶縁膜５であるＳＯＧとの選択比は大き
い、つまりＳＯＧはシリコン窒化膜９に対してエッチン
グ速度が早いので、ウェハ周辺部の突起物８は完全に除
去される。最後に、導電性配線６を形成する。因みに、
シリコン窒化膜９と塗布絶縁膜５の選択比はシリコン窒
化膜９が浸漬時間３秒で約１０〜２０Å除去されるが、
塗布絶縁膜５は浸漬時間３秒で約数１０μ除去される。
【００２５】実施例２．実施例１ではシリコン窒化膜９
を形成した後、突起物８をフッ酸系エッチング液で除去
した後、そのまま導電性配線６を形成したが、下記の方
法を行なえば、さらに平坦性も向上させることができ
る。 （１）配線間絶縁膜の最終層で、実施例１と同様にプラ
ズマＣＶＤ装置を用いて、ウェハ周辺部の１〜３mmを除
いてシリコン窒化膜９を０．５mm以上堆積させる。 （２）実施例１と同様に、フッ酸系エッチング液で塗布
絶縁膜５の突起物８を除去する。 （３）フッ酸系エッチングガスでエッチバックを行な
い、平坦性を向上させる。 （４）最後に、導電性配線６を形成する。
を形成した後、突起物８をフッ酸系エッチング液で除去
した後、そのまま導電性配線６を形成したが、下記の方
法を行なえば、さらに平坦性も向上させることができ
る。 （１）配線間絶縁膜の最終層で、実施例１と同様にプラ
ズマＣＶＤ装置を用いて、ウェハ周辺部の１〜３mmを除
いてシリコン窒化膜９を０．５mm以上堆積させる。 （２）実施例１と同様に、フッ酸系エッチング液で塗布
絶縁膜５の突起物８を除去する。 （３）フッ酸系エッチングガスでエッチバックを行な
い、平坦性を向上させる。 （４）最後に、導電性配線６を形成する。
【００２６】実施例３．上記実施例１，２では、シリコ
ン窒化膜９を用いたが、これに限らずシリコン酸化膜、
あるいは塗布絶縁膜５の主成分と比べて選択比の大きい
その他の絶縁膜でもよいものである。
ン窒化膜９を用いたが、これに限らずシリコン酸化膜、
あるいは塗布絶縁膜５の主成分と比べて選択比の大きい
その他の絶縁膜でもよいものである。
【００２７】
【発明の効果】以上説明したように、この発明の半導体
装置の製造方法によれば、導電性配線間に、塗布絶縁膜
を含む複数の配線間絶縁膜を形成する半導体装置の製造
方法において、前記配線間絶縁膜の最終層で、且つ前記
塗布絶縁膜の主成分と比べて選択比の大きい絶縁膜を、
半導体ウェハ上にその周辺部を除いて堆積させる工程
と、この絶縁膜の堆積された半導体ウェハをエッチング
液に浸漬する工程とを含むので、塗布絶縁膜形成時に形
成される突起物が除去され、この突起物から生ずるフレ
ーク状の異物の発生を防ぐことができ、半導体装置の歩
留及び平坦性を向上させることができるという効果があ
る。
装置の製造方法によれば、導電性配線間に、塗布絶縁膜
を含む複数の配線間絶縁膜を形成する半導体装置の製造
方法において、前記配線間絶縁膜の最終層で、且つ前記
塗布絶縁膜の主成分と比べて選択比の大きい絶縁膜を、
半導体ウェハ上にその周辺部を除いて堆積させる工程
と、この絶縁膜の堆積された半導体ウェハをエッチング
液に浸漬する工程とを含むので、塗布絶縁膜形成時に形
成される突起物が除去され、この突起物から生ずるフレ
ーク状の異物の発生を防ぐことができ、半導体装置の歩
留及び平坦性を向上させることができるという効果があ
る。
【図１】この発明の半導体装置の製造方法の一実施例に
よって形成された配線間絶縁膜の断面図である。
よって形成された配線間絶縁膜の断面図である。
【図２】この発明の半導体装置の製造方法の一実施例に
よって形成された配線間絶縁膜の一部を拡大して示す断
面図である。
よって形成された配線間絶縁膜の一部を拡大して示す断
面図である。
【図３】この発明において、配線間絶縁膜の最終層でシ
リコン窒化膜あるいはシリコン酸化膜を堆積させるため
に用いられたプラズマＣＶＤ装置の簡略図である。
リコン窒化膜あるいはシリコン酸化膜を堆積させるため
に用いられたプラズマＣＶＤ装置の簡略図である。
【図４】図３で示したプラズマＣＶＤ装置内で、シリコ
ンウェハがトレイに載置されている状態を示した図であ
る。
ンウェハがトレイに載置されている状態を示した図であ
る。
【図５】従来の製造方法によって形成された配線間絶縁
膜の一例を示す断面図である。
膜の一例を示す断面図である。
【図６】ウェハ表面の周辺部に形成された塗布絶縁膜の
突起物を示す断面図である。
突起物を示す断面図である。
１ 半導体基板 ３ 第１層導電性配線 ４ 絶縁膜 ５ 塗布絶縁膜 ６ 第２層導電性配線 ７ 絶縁膜 ８ 突起物 ９ シリコン窒化膜
Claims (1)
- 【請求項１】 導電性配線間に、塗布絶縁膜を含む複数
の配線間絶縁膜を形成する半導体装置の製造方法におい
て、 前記配線間絶縁膜の最終層で、且つ前記塗布絶縁膜の主
成分と比べて選択比の大きい絶縁膜を、半導体ウェハ上
にその周辺部を除いて堆積させる工程と、 この絶縁膜の堆積された半導体ウェハをエッチング液に
浸漬する工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33320892A JPH06181263A (ja) | 1992-12-14 | 1992-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33320892A JPH06181263A (ja) | 1992-12-14 | 1992-12-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181263A true JPH06181263A (ja) | 1994-06-28 |
Family
ID=18263530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33320892A Pending JPH06181263A (ja) | 1992-12-14 | 1992-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181263A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376363B1 (en) * | 1999-09-02 | 2002-04-23 | Nec Corporation | Forming method of copper interconnection and semiconductor wafer with copper interconnection formed thereon |
-
1992
- 1992-12-14 JP JP33320892A patent/JPH06181263A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376363B1 (en) * | 1999-09-02 | 2002-04-23 | Nec Corporation | Forming method of copper interconnection and semiconductor wafer with copper interconnection formed thereon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| US5645976A (en) | Capacitor apparatus and method of manufacture of same | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JPS60132344A (ja) | 半導体装置 | |
| US5793103A (en) | Insulated cube with exposed wire lead | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JPS62277750A (ja) | 多層配線の形成方法 | |
| US5609772A (en) | Cube maskless lead open process using chemical mechanical polish/lead-tip expose process | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| KR0184940B1 (ko) | 반도체 소자 제조방법 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPS58135645A (ja) | 半導体装置の製造方法 | |
| JPS62245641A (ja) | 半導体装置のパツド部構造 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPH01133361A (ja) | 半導体装置の製造方法 | |
| JPH01321658A (ja) | 半導体集積回路 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPH09167761A (ja) | Ｓｏｇ膜の形成方法 | |
| JPH05190682A (ja) | 半導体装置 | |
| JPH02174250A (ja) | 半導体装置 | |
| JPH0399437A (ja) | 層間絶縁膜の形成方法 |